디지털 이중-루프 출력 전압 조정(DIGITAL DOUBLE-LOOP OUTPUT VOLTAGE REGULATION)

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2012년02월29일
(11) 등록번호 10-1117416
(24) 등록일자 2012년02월09일
(51) Int. Cl.

G05F 1/00 (2006.01) G05F 1/10 (2006.01)
H03M 1/12 (2006.01)
(21) 출원번호 10-2009-7018522
(22) 출원일자(국제출원일자) 2008년01월24일
심사청구일자 2009년09월04일
(85) 번역문제출일자 2009년09월04일
(65) 공개번호 10-2009-0108661
(43) 공개일자 2009년10월15일
(86) 국제출원번호 PCT/US2008/051871
(87) 국제공개번호 WO 2008/097720
국제공개일자 2008년08월14일
(30) 우선권주장
11/671,889 2007년02월06일 미국(US)
(56) 선행기술조사문헌
KR1020060101213 A
(73) 특허권자
파워-원 인코포레이티드
미국 캘리포니아 93012 카마릴로 칼레 플래노 740
(72) 발명자
차퓌스, 알레인
스위스 씨에이치-8616 리에디콘 리에디커스트라쎄
86에이
로아크, 데니스 알.
미국 91301 캘리포니아주 아고우라 헌트클럽 코트
4003
(74) 대리인
백만기, 정은진, 양영준
전체 청구항 수 : 총 24 항 심사관 : 박기용
(54) 디지털 이중-루프 출력 전압 조정
(57) 요 약
스위치 모드 전압 조정기(switched mode voltage regulator)는 듀얼 디지털 제어 루프를 포함하는 디지털 제어
시스템을 갖는다. 상기 전압 조정기는 상기 전압 조정기의 각자의 입력 단자와 출력 단자 사이에서 전력을 전달
하도록 적응되어 있는 적어도 하나의 전력 스위치 및 상기 전압 조정기의 출력에 응답하여 상기 전력 스위치의
동작을 제어하도록 적응되어 있는 디지털 제어기를 포함하고 있다. 상기 디지털 제어기는 듀얼 디지털 제어 루
프(dual digital control loop)를 더 포함하고 있으며, 제1 제어 루프는 높은 속도를 제공하지만 조정 정확도
(regulation accuracy)가 낮으며, 제2 제어 루프는 높은 정확도를 갖지만 속도가 낮다. 따라서, 상기 디지털 제
어 시스템은 높은 속도 및 높은 조정 정확도 둘다의 이점을 제공한다.
대 표 도 - 도3
등록특허 10-1117416
- 1 -
특허청구의 범위
청구항 1
전압 조정기로서,
상기 전압 조정기의 각자의 입력 단자와 출력 단자 사이에서 전력을 전달하도록 적응되어 있는 적어도 하나의
전력 스위치, 및
상기 전압 조정기의 출력에 응답하여 상기 적어도 하나의 전력 스위치의 동작을 제어하도록 적응되어 있는 디지
털 제어기
를 포함하고,
상기 디지털 제어기는 제1 디지털 제어 루프와 제2 디지털 제어 루프를 포함하며,
상기 제1 디지털 제어 루프는,
상기 전압 조정기 출력의 제1 디지털 측정치를 제공하는 제1 아날로그-디지털 변환기,
제1 디지털 오차 신호 및 제2 디지털 오차 신호에 기초하여 디지털 제어 출력을 제공하는 디지털 필터,
및
상기 디지털 제어 출력에 기초하여 상기 적어도 하나의 전력 스위치에 제어 신호를 제공하는 디지털 펄
스폭 변조기를 포함하고,
상기 제1 디지털 오차 신호는 상기 제1 디지털 측정치와 디지털 기준값 간의 차(difference)를 포함하
며,
상기 제2 디지털 오차 신호는 상기 제1 디지털 오차 신호와 상기 디지털 기준값의 시변 부분의 합(su
m)을 포함하고,
상기 제2 디지털 제어 루프는,
상기 전압 조정기 출력의 제2 디지털 측정치를 제공하는 제2 아날로그-디지털 변환기를 포함하고,
상기 제2 아날로그-디지털 변환기는 상기 제1 아날로그-디지털 변환기보다 높은 분해능을 가지며,
상기 제2 디지털 제어 루프는 원하는 출력 전압 설정치에 기초하여 상기 디지털 기준값을 제공하고,
상기 제2 디지털 제어 루프는 상기 제2 디지털 측정치와 상기 출력 전압 설정치 간의 차에 기초하여 상
기 디지털 기준값의 상기 시변 부분을 제공하는 전압 조정기.
청구항 2
제1항에 있어서, 상기 제2 디지털 제어 루프에 결합되어 동작하고, 상기 출력 전압 설정치를 수신하도록 적응되
어 있는 직렬 인터페이스(serial interface)를 더 포함하는 전압 조정기.
청구항 3
제2항에 있어서, 상기 직렬 인터페이스는 또한, 상기 제2 디지털 측정치를 호스트로 전송하도록 적응되어 있는
전압 조정기.
청구항 4
제1항에 있어서, 상기 디지털 필터가 비례 산술 유닛, 적분 산술 유닛 및 미분 산술 유닛을 포함하는 전압 조정
기.
청구항 5
제4항에 있어서, 상기 제1 디지털 오차 신호는 상기 비례 산술 유닛 및 미분 산술 유닛에 제공되는 전압
조정기.
등록특허 10-1117416
- 2 -
청구항 6
제4항에 있어서, 상기 제2 디지털 오차 신호가 상기 적분 산술 유닛에 제공되는 전압 조정기.
청구항 7
제1항에 있어서, 상기 제2 디지털 제어 루프가,
상기 제2 디지털 측정치 및 상기 출력 전압 설정치를 수신하는 디지털 비교기, 및
상기 디지털 비교기에 결합되어 동작하는 카운터를 더 포함하며,
상기 제2 디지털 측정치가 상기 출력 전압 설정치보다 작은 경우 상기 카운터가 제1 방향으로 카운팅하고 상기
제2 디지털 측정치가 상기 출력 전압 설정치보다 큰 경우 상기 카운터가 반대 방향으로 카운팅하는 전압
조정기.
청구항 8
제7항에 있어서, 상기 제2 디지털 제어 루프가 상기 디지털 기준값의 상기 시변 부분을 제공하는, 상기 카운터
에 결합되어 동작하는 위상 누산기(phase accumulator)를 더 포함하는 전압 조정기.
청구항 9
삭제
청구항 10
제1항에 있어서, 상기 제1 아날로그-디지털 변환기의 샘플링 레이트가 상기 제2 아날로그-디지털 변환기의 대응
하는 샘플링 레이트보다 더 높은 전압 조정기.
청구항 11
전압 조정기의 입력 단자와 출력 단자 사이에서 전력을 전달하도록 적응되어 있는 적어도 하나의 전력 스위치를
포함하는 상기 전압 조정기를 제어하는 방법으로서,
상기 전압 조정기의 제1 및 제2 출력 측정치를 수신하는 단계,
상기 출력 측정치와 기준값 간의 차를 나타내는 제1 디지털 오차 신호를 제공하기 위해 상기 제1 출력 측정치를
샘플링하는 단계,
상기 제2 출력 측정치와 기준값 간의 차의 시변 부분을 제공하기 위해 상기 제2 출력 측정치를 샘플링하는
단계,
제2 디지털 오차 신호를 제공하기 위해 상기 시변 부분을 상기 제1 디지털 오차 신호와 결합시키는 단계,
디지털 제어 출력을 제공하기 위해 상기 제1 및 제2 디지털 오차 신호를 필터링하는 단계, 및
제어 신호를 상기 적어도 하나의 전력 스위치에 제공하는 단계 - 상기 제어 신호는 상기 디지털 제어 출력에 대
응하는 펄스폭을 가짐 -
를 포함하며,
상기 제1 샘플링 단계가 상기 제2 샘플링 단계보다 더 높은 속도 및 더 낮은 분해능으로 수행되는, 전압 조정기
를 제어하는 방법.
청구항 12
제11항에 있어서, 상기 기준값을 정의하는 기준 데이터를 수신하는 단계를 더 포함하는 전압 조정기를 제어하는
방법.
청구항 13
제11항에 있어서, 상기 제2 출력 측정치에 대응하는 모니터 데이터를 전송하는 단계를 더 포함하는 전압 조정기
등록특허 10-1117416
- 3 -
를 제어하는 방법.
청구항 14
제11항에 있어서, 상기 필터링하는 단계가 상기 제1 디지털 오차 신호를 미분 및 비례 필터링하는 단계 및 상기
제2 디지털 오차 신호를 적분 필터링하는 단계를 더 포함하는 전압 조정기를 제어하는 방법.
청구항 15
제11항에 있어서, 상기 제2 출력 측정치를 사용하여 상기 기준값을 조절하는 단계를 더 포함하는 전압 조정기를
제어하는 방법.
청구항 16
제11항에 있어서, 상기 시변 부분이 상기 제2 출력 측정치와 기준값 간의 차의 적어도 하나의 최하위 비트
(least significant bit)를 더 포함하는, 전압 조정기를 제어하는 방법.
청구항 17
전압 조정기의 각자의 입력 단자와 출력 단자 사이에서 전력을 전달하도록 적응되어 있는 적어도 하나의 전력
스위치를 갖는 상기 전압 조정기의 디지털 제어기로서,
상기 디지털 제어기는 상기 전압 조정기의 출력에 응답하여 상기 적어도 하나의 전력 스위치의 동작을 제어하도
록 적응되어 있고,
상기 디지털 제어기는 제1 디지털 제어 루프와 제2 디지털 제어 루프를 포함하며,
상기 제1 디지털 제어 루프는,
상기 전압 조정기 출력의 제1 디지털 측정치를 제공하는 제1 아날로그-디지털 변환기,
제1 디지털 오차 신호 및 제2 디지털 오차 신호에 기초하여 디지털 제어 출력을 제공하는 디지털 필터,
및
상기 디지털 제어 출력에 기초하여 상기 적어도 하나의 전력 스위치에 제어 신호를 제공하는 디지털 펄
스폭 변조기를 포함하고,
상기 제1 디지털 오차 신호는 상기 제1 디지털 측정치와 디지털 기준값 간의 차(difference)를 포함하
며,
상기 제2 디지털 오차 신호는 상기 제1 디지털 오차 신호와 상기 디지털 기준값의 시변 부분의 합(su
m)을 포함하고,
상기 제2 디지털 제어 루프는,
상기 전압 조정기 출력의 제2 디지털 측정치를 제공하는 제2 아날로그-디지털 변환기를 포함하고,
상기 제2 아날로그-디지털 변환기는 상기 제1 아날로그-디지털 변환기보다 높은 분해능을 가지며,
상기 제2 디지털 제어 루프는 원하는 출력 전압 설정치에 기초하여 상기 디지털 기준값을 제공하고,
상기 제2 디지털 제어 루프는 상기 제2 디지털 측정치와 상기 출력 전압 설정치 간의 차에 기초하여 상
기 디지털 기준값의 상기 시변 부분을 제공하는, 전압 조정기의 디지털 제어기.
청구항 18
제17항에 있어서, 상기 제2 디지털 제어 루프에 결합되어 동작하고, 상기 출력 전압 설정치를 수신하도록 적응
되어 있는 직렬 인터페이스를 더 포함하는 전압 조정기의 디지털 제어기.
청구항 19
제18항에 있어서, 상기 직렬 인터페이스는 또한, 상기 제2 디지털 측정치를 호스트로 전송하도록 적응되어
있는, 전압 조정기의 디지털 제어기.
등록특허 10-1117416
- 4 -
청구항 20
제17항에 있어서, 상기 디지털 필터가 비례 산술 유닛, 적분 산술 유닛 및 미분 산술 유닛을 포함하는 전압 조
정기의 디지털 제어기.
청구항 21
제20항에 있어서, 상기 제1 디지털 오차 신호가 상기 비례 산술 유닛 및 미분 산술 유닛에 제공되는, 전압 조정
기의 디지털 제어기.
청구항 22
제20항에 있어서, 상기 제2 디지털 오차 신호가 상기 적분 산술 유닛에 제공되는, 전압 조정기의 디지털
제어기.
청구항 23
제17항에 있어서, 상기 제2 디지털 제어 루프가,
상기 제2 디지털 측정치 및 상기 출력 전압 설정치를 수신하는 디지털 비교기, 및
상기 디지털 비교기에 결합되어 동작하는 카운터를 더 포함하며,
상기 제2 디지털 측정치가 상기 출력 전압 설정치보다 작은 경우 상기 카운터가 제1 방향으로 카운팅하고 상기
제2 디지털 측정치가 상기 출력 전압 설정치보다 큰 경우 상기 카운터가 반대 방향으로 카운팅하는, 전압 조정
기의 디지털 제어기.
청구항 24
제23항에 있어서, 상기 제2 디지털 제어 루프가 상기 디지털 기준값의 상기 시변 부분을 제공하는, 상기 카운터
에 결합되어 동작하는 위상 누산기를 더 포함하는 전압 조정기의 디지털 제어기.
청구항 25
삭제
청구항 26
제17항에 있어서, 상기 제1 아날로그-디지털 변환기의 샘플링 레이트가 상기 제2 아날로그-디지털 변환기의 대
응하는 샘플링 레이트보다 더 높은, 전압 조정기의 디지털 제어기.
명 세 서
<관련 출원 데이터>[0001]
본 특허 출원은 2005년 3월 18일자로 출원된 미국 출원 제11/084,766호(2006년 11월 28일자로 미국 특허 제[0002]
7,141,956호로 특허됨)의 계속 출원인, 2006년 11월 27일자로 출원된 미국 특허 출원 제11/605,045의 일부 계속
출원(CIP)이다.
기 술 분 야
본 발명은 전압 조정기 회로에 관한 것으로서, 보다 상세하게는 향상된 조정을 위해 듀얼 피드백 루프를 사용하[0003]
는 스위치 모드 전압 조정기에 대한 디지털 제어에 관한 것이다.
배 경 기 술
이용가능한 DC(direct current) 레벨 전압을 다른 DC 레벨 전압으로 변환하는 스위치 모드 전압 조정기가 공지[0004]
되어 있다. 스위치 모드 전압 조정기는 부하에 결합된 출력 인덕터로의 전류의 흐름을 스위칭하여 출력 인덕터
에 선택적으로 에너지를 저장함으로써 조정된 DC 출력 전압을 부하에 제공한다. 강압용 컨버터(buck
converter)는 통상적으로 MOSFET 트랜지스터에 의해 제공되는 2개의 전력 스위치를 포함하고 있는 한 특정 유형
의 스위치 모드 전압 조정기이다. 부하와 병렬로 결합된 필터 커패시터(filter capacitor)는 출력 전류의 리플
등록특허 10-1117416
- 5 -
을 감소시킨다. 펄스폭 변조(pulse width modulation, PWM) 제어 회로는 출력 인덕터에서의 전류 흐름을 제어
하기 위해 교대로 전력 스위치의 게이팅을 제어하는 데 사용된다. PWM 제어 회로는 변하는 부하 조건에 응답하
여 전력 스위치에 인가되는 듀티비를 조절하기 위해 출력 전압 및/또는 전류 레벨을 반영하는 피드백 신호를 사
용한다.
종래의 PWM 제어 회로는 연산 증폭기 및 비교기 등의 아날로그 회로 성분을 사용하여 구성되어 있다. 그러나,[0005]
디지털 회로가 물리적 공간을 덜 차지하고 전력을 덜 소모하기 때문에, 아날로그 회로 성분 대신에 디지털 회로
를 사용하는 것이 바람직하다. 종래의 디지털 PWM 제어 회로는 제어될 신호(예를 들어, 출력 전압(V0))와 기준
전압 간의 차를 나타내는 오차 신호를 생성하는 감산기(subtractor)를 포함하고 있다. 아날로그-디지털 변환기
(ADC)는 이 오차 신호를 디지털 신호로 변환한다. 이 디지털 오차 신호는 전압 조정기 피드백 루프에 안정성을
제공하는 전달 함수 H(z)를 갖는 루프 보상 필터(loop compensation filter)에 제공된다. 디지털 펄스폭 변조
(digital pulse width modulator, DPWM)는 전압 조정기의 전력 스위치를 제어하는 데 사용되는 비례 펄스폭 변
조된 신호(proportional pulse width modulated signal)를 생성한다.
PWM 제어 회로의 복잡도를 낮추기 위해, 디지털 신호의 비트 수를 작은 수로 유지하는 것이 바람직하다. 그러[0006]
나, 동시에, 디지털 신호의 비트 수가 출력값의 정밀 제어를 보장하기에 충분한 분해능을 제공하기 위해 충분히
높을 필요가 있다. 출력 전압이 넓은 범위에 걸쳐 프로그램가능해야만 하는 경우, 감산기에서 작은 DC 오차를
유지하는 것이 훨씬 더 어렵고 따라서 설정치 정확도 오차(set point accuracy error)가 증가하게 된다. 이 회
로가 조절가능한 이득 및 오프셋을 제공함으로써 넓은 범위에 걸쳐 정확하게 될 수 있지만, 이로 인해 비용 및
복잡도가 증가하게 된다. 게다가, ADC는 변하는 부하 조건에 응답하기 위해 아주 빨라야 하고 피드백 루프의
빠른 과도 응답(fast transient response)을 가능하게 하여야 한다. 현재의 마이크로프로세서는 최대 20 A/㎲
의 공급 전류 슬루 레이트(supply current slew rate)를 나타내고 있고, 장래의 마이크로프로세서는 350 A/㎲보
다 큰 슬루 레이트에 도달할 것으로 예상되며, 그에 따라 전압 조정기의 극도로 빠른 응답을 요구하고 있다.
빈번히, 빠른 응답 시간과 DC 정밀도는 모순되는 요건이다. 디지털 신호의 비트 크기는 전달 함수 H(z)를 구현
하는 디지털 회로의 복잡도, 따라서 연관된 비용에도 영향을 준다.
따라서, 종래 기술의 이들 및 기타 단점을 극복하는 스위치 모드 전압 조정기를 디지털적으로 제어하는 시스템[0007]
및 방법을 제공하면 유익할 것이다. 보다 구체적으로는, 더 나은 반복성(repeatability) 및 정확도를 갖는 디
지털 회로를 사용하여 스위치 모드 전압 조정기를 제어하는 이중-루프 출력 전압 제어 회로를 제공하면 유익할
것이다.
<발명의 요약>[0008]
본 발명은 디지털 제어 시스템을 갖는 스위치 모드 전압 조정기를 제공한다. 일반적으로, 상기 전압 조정기는[0009]
상기 전압 조정기의 각자의 입력 단자와 출력 단자 사이에서 전력을 전달하도록 적응되어 있는 적어도 하나의
전력 스위치, 및 상기 전압 조정기의 출력에 응답하여 상기 전력 스위치의 동작을 제어하도록 적응되어 있는 디
지털 제어기를 포함하고 있다. 상기 디지털 제어기는 듀얼 디지털 제어 루프(dual digital control loop)를 더
포함하고 있으며, 제1 제어 루프는 높은 속도를 제공하지만 조정 정확도(regulation accuracy)가 낮으며, 제2
제어 루프는 높은 정확도를 갖지만 속도가 낮다. 따라서, 본 발명은 높은 속도 및 높은 정확도 둘다의 이점을
제공한다.
보다 상세하게는, 상기 제1 디지털 제어 루프는, 상기 전압 조정기의 제1 출력 측정치와 기준값 간의 차를 나타[0010]
내는 제1 디지털 오차 신호를 제공하는 제1 아날로그-디지털 변환기, 상기 제1 디지털 오차 신호에 기초하여 디
지털 제어 출력을 제공하는 제1 디지털 필터, 및 상기 전력 스위치에 제어 신호를 제공하는 디지털 펄스폭 변조
기를 포함한다. 상기 제어 신호는 상기 디지털 제어 출력에 대응하는 펄스폭을 갖는다. 상기 제2 디지털 제어
루프는 상기 전압 조정기의 제2 출력 측정치를 제공하는 제2 아날로그-디지털 변환기를 포함한다. 상기 제2 디
지털 제어 루프는 상기 제2 출력 측정치와 상기 기준값 간의 차를 나타내는 제2 디지털 오차 신호를 제공한다.
상기 제2 아날로그-디지털 변환기는 상기 제1 아날로그-디지털 변환기보다 높은 분해능을 갖는다. 상기 제1 출
력 측정치의 정확도를 향상시키기 위해 상기 제2 디지털 오차 신호가 상기 제1 디지털 제어 루프에 인가된다.
본 발명의 일 실시예에서, 상기 제1 디지털 제어 루프는 상기 전압 조정기 출력의 제1 디지털 측정치를 제공하[0011]
는 제1 아날로그-디지털 변환기, 제1 디지털 오차 신호 및 제2 디지털 오차 신호에 기초하여 디지털 제어 출력
을 제공하는 디지털 필터, 및 상기 디지털 제어 출력에 기초하여 상기 적어도 하나의 전력 스위치에 제어 신호
를 제공하는 디지털 펄스폭 변조기를 더 포함한다. 상기 제1 디지털 오차 신호는 상기 제1 디지털 측정치와 디
지털 기준값 간의 차(difference)를 포함한다. 상기 제2 디지털 오차 신호는 상기 제1 디지털 오차 신호와 상
등록특허 10-1117416
- 6 -
기 디지털 기준값의 시변 부분의 합(sum)을 포함한다.
상기 제2 디지털 제어 루프는 상기 전압 조정기 출력의 제2 디지털 측정치를 제공하는 제2 아날로그-디지털 변[0012]
환기를 포함한다. 상기 제2 아날로그-디지털 변환기는 상기 제1 아날로그-디지털 변환기보다 높은 분해능을 갖
는다. 상기 제2 디지털 제어 루프는 원하는 출력 전압 설정치에 기초하여 상기 디지털 기준값을 제공한다. 상
기 제2 디지털 제어 루프는 상기 제2 디지털 측정치와 상기 출력 전압 설정치 간의 차에 기초하여 상기 디지털
기준값의 시변 부분을 제공한다.
보다 상세하게는, 상기 디지털 필터는 비례, 적분 및 미분 산술 유닛을 포함한다. 상기 제1 디지털 오차 신호[0013]
는 상기 비례 및 미분 산술 유닛에 제공된다. 상기 제2 디지털 오차 신호는 상기 적분 산술 유닛에 제공된다.
양호한 실시예에 대한 이하의 상세한 설명으로부터, 당업자라면 스위치 모드 전압 조정기를 디지털적으로 제어[0014]
하는 시스템 및 방법을 보다 완전히 이해할 것임은 물론 이들의 부가적인 이점 및 목적을 실현할 것이다. 먼저
간략하게 기술되는 첨부 도면을 참조하여 본 발명이 기술되어 있다.
발명의 상세한 설명
본 발명은 스위치 모드 전압 조정기를 제어하는 디지털 이중-루프 출력 전압 제어 회로를 제공한다. 이하의 상[0023]
세한 설명에서, 유사한 참조 번호는 하나 이상의 도면에서 유사한 구성요소를 나타내는 데 사용된다.
도 1은 종래의 디지털 제어 회로를 갖는 스위치 모드 전압 조정기(10)를 나타낸 것이다. 전압 조정기(10)는 입[0024]
력 DC 전압 Vin을 저항 부하(20)(Rload)에 인가되는 출력 DC 전압 Vo로 변환하는 강압용 컨버터 토폴로지(buck
converter topology)를 포함하고 있다. 전압 조정기(10)는 MOSFET 소자에 의해 제공되는 한 쌍의 전력 스위치
(12, 14)를 포함하고 있다. 하이측 전력 스위치(12)의 드레인 단자는 입력 전압 Vin에 결합되어 있고, 로우측
전력 스위치(14)의 소스 단자는 접지에 접속되어 있으며, 전력 스위치(12)의 소스 단자와 전력 스위치(14)의 드
레인 단자가 서로 결합되어 상노드(phase node)를 정의한다. 출력 인덕터(16)는 상노드와 출력 전압 Vo를 제공
하는 단자 사이에 직렬로 결합되어 있고, 커패시터(18)이 저항 부하 Rload와 병렬로 결합되어 있다. 각자의 구동
기(22, 24)는 전력 스위치(12, 14)의 게이트 단자를 교대로 구동한다. 차례로, 디지털 제어 회로(30)(이하에서
설명함)는 구동기(22, 24)의 동작을 제어한다. 전력 스위치(12, 14)의 열기 및 닫기는 상노드에 일반적으로 직
사각형 파형을 갖는 중간 전압을 제공하며, 출력 인덕터(16) 및 커패시터(18)에 의해 형성되는 필터가 이 직사
각형 파형을 거의 DC인 출력 전압 Vo으로 변환시킨다.
디지털 제어 회로(30)는 전압 조정기(10)의 출력 부분으로부터 피드백 신호를 수신한다. 도 1에 도시된 바와[0025]
같이, 이 피드백 신호는 출력 전압 Vo에 대응하지만, 이 피드백 신호가 대안으로서(또는 부가하여) 저항 부하
Rload에 의해 도출되는 출력 전류에 대응할 수 있거나 이들의 조합일 수 있다는 것을 잘 알 것이다. 피드백 경로
는 검출된 출력 전압 Vo을 대표 전압 레벨로 감소시키기 위해 저항기(26, 28)에 의해 제공되는 전압 분배기를
더 포함하고 있을 수 있다. 디지털 제어 회로(30)는 출력 전압 Vo(또는 출력 전류)을 원하는 레벨로 조정하도
록 제어되는 듀티비를 갖는 펄스폭 변조된 파형을 제공한다. 예시적인 전압 조정기(10)가 강압용 컨버터 토폴
로지를 갖는 것으로 도시되어 있지만, 디지털 제어 회로(30)를 사용하는 전압 조정기(10)의 피드백 루프 제어의
사용이 다른 공지의 전압 조정기 토폴로지(분리된 또는 비분리된 구성으로 되어 있는 승압용 및 승강압용 컨버
터 등)에 똑같이 적용될 수 있다는 것을 잘 알 것이다.
보다 상세하게는, 디지털 제어 회로(30)는 감산기(32), 아날로그-디지털 변환기(ADC)(34), 디지털 필터(36) 및[0026]
디지털 펄스폭 변조기(DPWM)(38)를 포함하고 있다. 감산기(32)는 입력으로서 피드백 신호(즉, 출력 전압 Vo)
및 기준 전압(Ref)를 수신하고, 아날로그 전압 오차 신호(Ref - Vo)를 제공한다. ADC(34)는 전압 오차 신호의
디지털 표현을 생성한다. 디지털 필터(36)는 전압 오차 신호를 DPWM(38)에 제공되는 디지털 출력으로 변환시키
는 전달 함수 H(z)를 가지며, DPWM(38)은 디지털 출력을 비례 펄스폭을 갖는 파형으로 변환한다. 상기한 바와
같이, DPWM(38)에 의해 펄스폭-변조된 파형은 각자의 구동기(22, 24)를 통해 전력 스위치(12, 14)의 게이트 단
자에 결합된다. 디지털 필터(36)는 디지털 필터의 성능 특성을 변경시키기 위해 적절한 입력을 통해 선택적으
로 수정될 수 있는 필터 계수들을 갖는 무한 임펄스 응답(IIR) 필터를 더 포함하고 있을 수 있다. 상기한 바와
같이, 종래의 디지털 제어 회로(30)의 단점은, 감산기(32)가 제한된 정적 정확도(limited static accuracy)를
갖는다는 것이다.
디지털 제어 회로(30)의 출력 전압 설정치 정확도를 향상시키기 위해, 도 2에 도시된 바와 같이, 제2 아날로그[0027]
제어 루프(40)가 추가될 수 있다. 제2 제어 회로는 증폭기(46) 및 적분기(48)를 포함하고 있다. 제1 제어 루
등록특허 10-1117416
- 7 -
프에서와 같이, 제2 제어 루프(40)는 전압 조정기(10)의 출력 부분으로부터 출력 전압 Vo에 대응하는 피드백 신
호를 수신한다. 이 피드백 경로는 검출된 출력 전압 Vo을 대표 전압 레벨로 감소시키기 위해 저항기(42, 44)에
의해 제공되는 전압 분배기를 더 포함하고 있을 수 있다. 이 피드백 신호는 증폭기(46)의 반전 입력 단자에 제
공되고, 증폭기의 비반전 입력 단자는 기준 전압에 결합되어 있다. 증폭기(46)는 감산기(32)보다 낮은 대역폭
을 갖도록 선택되며, 그에 따라 더 높은 정확도를 가능하게 하지만 속도가 낮다. 증폭기(46)의 출력은 적분기
(48)에 제공되고, 이 적분기(48)는 차례로 적당한 저항기를 통해 제1 루프의 감산기(32)에 조절 전압을 제공한
다. 적분기(48)는 정상 상태 동작 동안에 제2 제어 루프의 오차 신호가 0에 있도록 한다. 제1 제어 루프는 빠
른 과도 응답을 제공하고, 제2 제어 루프는 정상 상태 조건 하에서 높은 DC 정확도를 제공한다.
이제 도 3을 참조하면, 본 발명의 제1 실시예에 따른, 디지털 이중-루프 제어 회로를 갖는 스위치 모드 전압 조[0028]
정기가 도시되어 있다. 이 디지털 제어 회로는 디지털 제어 회로, 따라서 전압 조정기의 동작을 제어하는 데이
터를 수신하고 상태 정보를 다시 호스트 시스템으로 전송하기 위해 호스트 시스템과의 양방향 데이터 통신을 가
능하게 하는 직렬 인터페이스(52)를 포함하고 있다. 디지털-아날로그 변환기(56)는 직렬 인터페이스(52)에 결
합되어 있다. 직렬 인터페이스(52)를 통해 호스트 시스템으로부터 제공되는(또는 직렬 인터페이스(52) 내의 메
모리에 보유되어 있는) 디지털 기준 전압은 디지털-아날로그 변환기(56)에 의해 기준 전압으로 변환되며, 이 기
준 전압은 차례로 출력 전압 Vo으로 표현된 것과 비교하기 위해 감산기(32)에 제공된다. 이와 같이, 호스트 시
스템은 기준 전압을 정의할 수 있고, 그에 따라 출력 전압 Vo을 제어할 수 있다. 직렬 인터페이스(52)는 또한
호스트 시스템으로부터 디지털 필터(36)로 필터 계수값을 전달하고 그에 따라 디지털 필터(36)의 특성을 제어한
다. 이와 관련하여, 디지털 제어 회로는 도 1과 관련하여 상기한 회로와 거의 동일한 제1 제어 루프를 포함하
고 있다.
제2 디지털 제어 루프는 아날로그-디지털 변환기(58) 및 디지털 필터 회로(70)에 의해 제공된다. 아날로그-디[0029]
지털 변환기(58)는 저항기(62, 66)에 의해 제공된 전압 분배기에 의해 대표 전압 레벨로 감소된 출력 전압 Vo에
대응하는 피드백 신호를 수신한다. 아날로그-디지털 변환기(58)는 모니터링 회로(54)를 통해 직렬 인터페이스
(52)에 결합되어 있다. 이와 같이, 아날로그-디지털 변환기(58)는 출력 전압의 정확한 디지털 측정을
제공하고, 이 정보가 모니터링 회로 및 직렬 인터페이스(52)를 통해 다시 호스트 시스템으로 전달될 수 있다.
본 발명의 양호한 실시예에서, 디지털-아날로그 변환기(56)는 모니터링 아날로그-디지털 변환기(58)보다 훨씬
더 낮은 분해능을 갖는다. 디지털-아날로그 변환기(56)의 분해능은 서로 다른 부하 Rload의 특정의 공급 전압 요
건에 대응하도록 선택된다. 아날로그-디지털 변환기(34)는 작은 변환 범위를 갖지만, 고속일 필요가 있다. 얼
마간의(some) 잔류 리플 전압이 조정기의 출력에 항상 존재하고 아날로그-디지털 변환기(34)가 빠른 응답 시간
을 가질 필요가 있기 때문에, 리플 전압이 필터링 제거될 수 없는데, 그 이유는 이렇게 하면 변환 프로세스가
느려지기 때문이다. 따라서, 리플은 제1 루프에 부가의 오차 신호를 야기한다. 모니터링 아날로그-디지털 변
환기(58)는 약간 낮은 샘플링 레이트로 동작할 수 있지만, 정확해야만 한다. 정확도를 증가시키기 위해, 모니
터링 아날로그-디지털 변환기(58)는 그의 입력에 안티-앨리어싱 필터(anti-aliasing filter)를 포함하게 되며,
이 안티-앨리어싱 필터도 역시 조정기의 출력에서 보이는 리플 전압을 감소시켜준다. 따라서, 이 아날로그-디
지털 변환기(58)는 출력의 정확한 평균값을 측정하며, 그에 따라 아날로그-디지털 변환기(34)보다 본질적으로
더 나은 정확도를 갖는다.
디지털 필터 회로(70)는 디지털 비교기(76), 디지털 필터(74) 및 가변 저항기(72)를 더 포함하고 있다. 디지털[0030]
비교기(76)는 제1 입력에서 호스트 시스템에 의해 제공되는 디지털 기준값을 받고 제2 입력에서 출력 전압 Vo의
디지털 측정치를 받아서, 디지털 오차값을 생성한다. 이 디지털 오차값은 디지털 필터(74)를 통과하여 가변 저
항기(72)의 설정을 제어한다. 가변 저항기(72)는 저항기(28, 64)에 의해 정의되는 전압 분배기의 일부이다.
그에 따라, 감산기(32)에 제공되는 출력 전압 Vo의 표현이 가변 저항기(72)의 설정을 제어함으로써 조절될 수
있다.
도 4는 디지털 필터 회로(70)의 일 실시예를 보다 상세히 나타낸 것이다. 상기한 바와 같이, 디지털 기준값은[0031]
보통 아날로그-디지털 변환기(58)의 모니터링 출력보다 낮은 분해능을 갖는다. 도 4의 실시예에서, 기준 신호
는 9-비트 분해능을 가지며, 모니터링 출력은 12-비트 분해능을 갖는다. 디지털 비교기(82)는 2개의 12-비트
입력을 갖는 것으로 도시되어 있다. 기준 신호는 8과 곱해져(즉, 3개의 트레일링 0 비트를 추가하여) 모니터
링 출력과 동일한 폭으로 스케일링된다. 디지털 비교기(82)는 이들 값을 비교하여 2개의 출력(즉, A > B 및 A
< B)을 생성한다. 이 2개의 신호는 적분기로서 역할하는 업/다운 카운터(84)를 제어한다. 따라서, 이 카운터
는 기준 신호가 모니터링 출력을 초과할 때(A > B일 때) 증가되고, 이 카운터는 모니터링 출력이 기준 신호를
초과할 때(A < B일 때) 감소된다. 카운터(84)는 오버롤(over-roll)하지 않도록 선택된다(즉, 카운터는 0 아래
등록특허 10-1117416
- 8 -
로 내려가지 않으며 그의 최대값에 도달할 때 멈춘다). 도 4에 도시된 바와 같이, 카운터(84)는 0 내지 15의
범위를 갖는 4-비트 분해능을 갖는다.
가변 저항기는 전계 효과 트랜지스터(861-864)로 이루어져 있으며, 각각의 트랜지스터는 소스 단자가 접지에 결[0032]
합되어 있고 각자의 드레인 단자가 저항기(882-885)에 결합되어 있다. 저항기(881 및 921-924)는 연속적으로 있
는 트랜지스터(861-864) 사이에 서로 직렬로 결합되어 있다. 트랜지스터(861-864)의 게이트 단자는 카운터(84)
의 4-비트 출력의 각자의 비트에 결합되어 있다. 전계 효과 트랜지스터(861-864)를 개별적으로 활성화시키고 그
에 따라 연관된 저항기를 병렬로 결합시킴으로써, 가변 저항기의 유효 저항이 변화된다. 저항기들의 값은 카운
터가 0부터 15까지 변할 때 출력 전압이 (예를 들어, -2%에서 +2%까지) 변하도록 선택될 수 있다.
카운터(84)는 제1 디지털 제어 루프의 PWM 주파수보다 실질적으로 더 낮은 주파수를 갖는 신호에 의해 클로킹된[0033]
다(clocked). 본 발명의 일 실시예에서, 카운터(84)는 PWM 주파수보다 100배 내지 1000배 더 낮은 주파수를 갖
는 신호에 의해 클로킹된다. 그에 따라, 제2 디지털 제어 루프는 제1 디지털 제어 루프보다 실질적으로 더 느
리지만, 모니터링 아날로그-디지털 변환기(58)의 더 큰 분해능을 고려하면 더 높은 정확도를 제공한다.
디지털 비교기(82) 및 카운터(84)가 간단한 디지털 회로이기 때문에, 양 디지털 제어 루프를 포함하는 하나의[0034]
디지털 제어 회로 내에 이들 회로를 구현하는 것은 비교적 쉽다. 이 실시예의 단점은 디지털 필터(74)가 여전
히 아날로그 회로, 즉 가변 저항기(72)에 작용한다는 것이다. 따라서, 디지털 보정값이 제1 디지털 제어 루프
에 작용하기 전에 아날로그 신호로 다시 변환된다. 따라서, 완전히 디지털적인 회로를 사용하여 구현될 수 있
는 제어 회로를 갖는 것이 더 유익할 것이다.
이제 도 5를 참조하면, 본 발명의 제2 실시예에 따른, 디지털 이중-루프 제어 회로를 갖는 스위치 모드 전압 조[0035]
정기가 도시되어 있다. 이 실시예는 디지털 비교기(102), 디지털 필터(104) 및 가산기(106)를 갖는 디지털 필
터 회로(100)를 포함한다는 점에서 이전의 실시예와 다르다. 이전의 실시예에서와 같이, 디지털 비교기(102)는
호스트 시스템에 의해 제공되는(또는 메모리에 보유되어 있는) 디지털 기준값을 출력 전압 Vo의 디지털 측정치
와 비교하고, 디지털 오차값을 생성한다. 이 디지털 오차값은 디지털 필터(104)를 통과하여 디지털 값을 가산
기(106)에 제공한다. 이 가산기는 디지털 기준값과 필터링된 디지털 값을 결합시켜 조절된 디지털 기준값을 생
성한다. 이 조절된 디지털 기준값은 디지털-아날로그 변환기(56)에 제공되고, 이 디지털-아날로그 변환기(56)
는 이 디지털 기준값을 기준 전압으로 변환하며, 이 기준 전압은 차례로 출력 전압 Vo의 표현과 비교하기 위해
감산기(32)에 제공된다. 따라서, 디지털 필터(104)는 제1 제어 루프의 저항 분배기를 사용하지 않고 직접 기준
값을 수정한다.
기준 디지털-아날로그 변환기(56)가 모니터링 아날로그-디지털 변환기(58)보다 낮은 분해능을 갖기 때문에, 조[0036]
절된 디지털 기준값이 디지털-아날로그 변환기의 이산치들 사이에 있을 수 있으며, 이는 제2 디지털 제어 루프
가 훨씬 더 느린 주파수로 동작한다는 사실에 의해 악화된다. 그에 따라, 본 발명의 일 실시예에서, 디지털 필
터 회로(100)는 기준 디지털-아날로그 변환기(56)의 분해능을 실질적으로 증가시키도록 적응되어 있다.
게다가, 디지털 필터 회로(100)는 제1 디지털 제어 루프가 저역 통과 필터 특성을 갖는다는 사실을 이용한다.
상세하게는, 디지털 기준값이 충분히 빠르게 한 카운트씩 상승 및 하강될 수 있는 경우, 제1 디지털 제어 루프
는 변하는 기준값을 평균하여 기준 디지털-아날로그 변환기(56)의 출력에 평균 기준값을 제공하게 된다.
보다 구체적으로는, 도 6은 도 5의 디지털 필터 회로(100)를 보다 상세히 나타낸 것이다. 이 디지털 필터 회로[0037]
는 디지털 기준값의 디더링(dithering)을 제공하는 위상 누산기(phase accumulator)를 포함하고 있다. 디지털
필터 회로는 또한 카운터(112), 가산기(114, 116, 120), 및 위상 변환기(phase converter)(118)를 포함하는 것
으로 도시되어 있다. 도 4의 실시예에서와 같이, 디지털 비교기(102)는 모니터링된 값과 기준값을 비교하여 2
개의 출력(즉, A > B 및 A < B)을 생성한다. 이 2개의 신호는 적분기로서 역할하는 업/다운 카운터(112)를 제
어한다. 따라서, 이 카운터는 기준 신호가 모니터링 출력을 초과할 때(A > B일 때) 증가되고, 이 카운터는 모
니터링 출력이 기준 신호를 초과할 때(A < B일 때) 감소된다. 카운터(112)는 6-비트 디지털 오차값을
생성하고, 이 오차값은 최상위 2 비트가 가산기(114)에 제공되고 최하위 4 비트가 가산기(120)에 제공되도록 나
누어진다. 이들 최하위 비트는 보정 신호(correction signal)의 소수 부분으로 생각되고 시간에 따라 위상 레
지스터(118)에 의해 디더링되며, 이 위상 레지스터(118)는 4-비트 오차값의 연속합(continuous sum)을
저장한다. 가산기(120)는 위상 레지스터(118)와 결합되어 위상 누산기를 제공하며, 이 위상 누산기에서 오차값
의 하위 4비트가 위상값에 가산되고, 차례로 위상 레지스터에 피드백된다. 가산기(120)가 오버플로우할
때마다, 가산기(120)는 캐리 비트를 생성하며, 이 캐리 비트가 가산기(116)에 제공된다. 가산기(114)에 의해
등록특허 10-1117416
- 9 -
생성된 디지털 오차값으로부터의 캐리를 가산함으로써, 가산기(116)는 디지털 오차값 E(5:0)의 소수 부분을 디
더링한다.
예로서, 디더링된 기준의 평균값이 0, 1/16, 2/16, ... 15/16, ... 3 14/16, 3 15/16 등의 증분으로 설정될 수[0038]
있다. 따라서, 높은 분해능을 갖는 디지털-아날로그 변환기를 필요로 하지 않고 제1 루프의 출력 전압을 보다
정확하게 제어할 수 있게 하기 위해 디지털-아날로그 변환기(56)의 분해능이 소수 단위로 프로그램될 수 있다.
이제 도 7을 참조하면, 본 발명의 제3 실시예에 따른, 디지털 이중-루프 제어 회로를 갖는 스위치 모드 전압 조[0039]
정기가 도시되어 있다. 이 실시예는 출력 전압 Vo의 오차 대신에 출력 전압 Vo를 직접 디지털 값으로 변환한다
는 점에서 이전의 실시예들과 다르다. 출력 전압 Vo이 아날로그-디지털 변환기(34)에 직접 인가되고, 이 아날
로그-디지털 변환기(34)는 디지털 값을 감산기(132)에 제공한다. 이전의 실시예에서와 같이, 디지털 비교기
(102)는 제1 입력에서 호스트 시스템에 의해 제공되는 디지털 기준값을 받고 제2 입력에서 출력 전압 Vo의 디지
털 측정치를 받아, 디지털 오차 신호를 생성한다. 이 디지털 오차 신호는 디지털 필터(104)를 통과하여, 디지
털 값을 가산기(106)에 제공한다. 가산기(106)는 디지털 기준값을 필터링된 디지털 값과 결합시켜 조절된 디지
털 기준값을 생성한다. 조절된 디지털 기준값이 감산기(132)에 제공되고, 감산기(132)는 조절된 디지털 기준값
으로부터 출력 전압 Vo의 디지털 값을 감산한다.
이전의 실시예에서와 같이, 디지털 필터(104)는 제1 제어 루프 내의 저항 분배기를 사용하지 않고 기준값을 직[0040]
접 수정한다. 그러나, 이 구성에서의 단점은 제2 피드백 위상 누산기에 의해 발생되는 시변 기준값(time
varying reference value)이 메인 피드백 루프에 노이즈를 부가한다는 것이다. 이것은 스위치 모드 전압 조정
기의 출력 전압 리플 및 노이즈에 부정적 영향을 미친다.
도 8은 메인 피드백 루프에서의 노이즈를 최소화시키는, 스위치 모드 전압 조정기에서 사용하는 디지털 제어기[0041]
를 나타낸 것이다. 기준값이 소수 최하위 비트(LSB) 설정치 정확도를 제공하기 위해 시불변 부분(time
invariant portion)(즉, 느리게 변하는 부분)과 변조를 포함하는 시변 부분(time varying portion)을 포함하도
록 메인 루프 및 2차 루프 둘다가 분리되어 있다. 메인 루프에서, 디지털 필터는 개별적인 비례 산술 유닛
(144), 적분 산술 유닛(146) 및 미분 산술 유닛(142)(이들 유닛의 출력이 가산기(148)에 의해 결합됨)을 갖는
종래의 PID 필터로서 구현된다. 도 7에서와 같이, 조절된 디지털 기준값이 감산기(132)에 제공되고, 이 감산기
(132)는 출력 전압 Vo의 디지털 값을 조절된 디지털 기준값으로부터 감산하여 제1 오차 신호(VERR1[7:0])를 산
출한다. 제1 오차 신호는 미분 산술 유닛(142) 및 비례 산술 유닛(144)에 직접 제공되고, 가산기(152)에 의해
기준값의 시변 부분(캐리)에 가산되어 제2 오차 신호(VERR2[7:0])를 산출한다. 제2 오차 신호는 적분 산술 유
닛(146)에 제공된다. 비례, 적분 및 미분 산술 유닛(144, 146, 144)의 결합된 출력이 디지털 펄스폭 변조기
(DPWM)(38)에 제공된다.
도 7에서와 같이, 2차 루프는 디지털 기준값의 디더링을 제공하는 위상 누산기를 포함하는 디지털 필터를 포함[0042]
하고 있다. 이 디지털 필터는 카운터(162), 가산기(174) 및 위상 변환기(172)를 포함하고 있다. 카운터(162)
및 위상 변환기(172)는 공통의 클럭에 의해 구동된다. 디지털 비교기(102)는 모니터링된 전압값과 기준 전압값
을 비교하여 2개의 출력(즉, A > B 및 A < B)을 생성한다. 이 2개의 신호가 적분기로서 역할하는 업/다운 카운
터(162)를 제어한다. 따라서, 카운터(162)는 기준 신호가 모니터링 출력을 초과할 때(A > B일 때) 증가되고,
카운터는 모니터링 출력이 기준 신호를 초과할 때(A < B일 때) 감소된다. 카운터(162)는 6-비트 디지털 오차값
(E[5:0])을 생성하며, 이 오차값은 최상위 2 비트(E[5:4])가 가산기(106)에 제공되고 최하위 4 비트(E[3:0])가
가산기(174)에 제공되도록 나누어진다. 이들 최하위 비트는 보정 신호의 소수 부분으로 생각되고 시간에 따라
위상 레지스터(172)에 의해 디더링되며, 이 위상 레지스터(172)는 4-비트 오차값의 연속합(continuous sum)을
저장한다. 가산기(174)는 위상 레지스터(172)와 결합되어 위상 누산기(170)를 제공하며, 이 위상 누산기에서
오차값의 하위 4비트가 위상값에 가산되고, 차례로 위상 레지스터에 피드백된다. 가산기(174)가 오버플로우할
때마다, 가산기(174)는 캐리 비트를 생성하며, 이 캐리 비트가 가산기(152)에 제공된다. 가산기(174)에 의해
생성된 디지털 오차값으로부터의 캐리를 가산함으로써, 가산기(152)는 디지털 오차값 E(5:0)의 소수 부분을 디
더링한다.
필터의 적분 산술 유닛(146)은 출력 전압 Vo 평균값을 설정한다. 비례 및 미분 산술 유닛(144, 142)은 양호한[0043]
과도 응답을 보장한다. 디지털 필터의 적분 부분에만 시변 오차값을 제공함으로써, 본 발명은 2가지 목적을 달
성한다. 첫째, 메인 루프에서의 출력 전압 Vo의 측정치가 아날로그-디지털 변환기(34)의 출력(VO[7:0])의 최하
위 비트(LSB)의 소수 부분인 시변 기준값의 평균으로 안정된다. 이것에 의해 평균 출력 전압 Vo이 아날로그-디
지털 변환기(34)가 통상적으로 가능하게 하는 것보다 작은 스텝으로 설정될 수 있게 된다. 둘째, 기준값의 시
등록특허 10-1117416
- 10 -
변 부분이 디지털 필터의 적분 산술 유닛(146)에만 제공된다. 적분기가 저역 통과 필터를 제공하기 때문에, 기
준값의 변동이 적분 산술 유닛(146)에 의해 크게 감쇠된다. 이것은 제어 루프의 부가 노이즈를 최소한으로 유
지한다.
따라서, 스위치 모드 전압 조정기를 디지털적으로 제어하는 시스템 및 방법의 양호한 실시예에 대해 기술하였지[0044]
만, 당업자에게는 이 시스템의 어떤 이점들이 달성되었다는 것이 명백할 것이다. 또한, 본 발명의 다양한
수정, 변형 및 대안적인 실시예가 본 발명의 범위 및 정신 내에서 이루어질 수 있다는 것을 잘 알 것이다. 본
발명은 또한 이하의 청구 범위에 의해 한정된다.
도면의 간단한 설명
도 1은 종래의 디지털 제어 회로를 갖는 스위치 모드 전압 조정기를 나타낸 도면이다.[0015]
도 2는 제2 아날로그 제어 루프를 구비한 디지털 제어 회로를 갖는 스위치 모드 전압 조정기를 나타낸[0016]
도면이다.
도 3은 본 발명의 제1 실시예에 따른, 디지털 이중-루프 제어 회로를 갖는 스위치 모드 전압 조정기를 나타낸[0017]
도면이다.
도 4는 도 3의 디지털 이중-루프 제어 회로에서 사용하는 예시적인 디지털 필터를 나타낸 도면이다.[0018]
도 5는 본 발명의 제2 실시예에 따른, 디지털 이중-루프 제어 회로를 갖는 스위치 모드 전압 조정기를 나타낸[0019]
도면이다.
도 6은 도 5의 디지털 이중-루프 제어 회로에서 사용하는 예시적인 디지털 필터를 나타낸 도면이다.[0020]
도 7은 본 발명의 제3 실시예에 따른, 디지털 이중-루프 제어 회로를 갖는 스위치 모드 전압 조정기를 나타낸[0021]
도면이다.
도 8은 도 7의 디지털 이중-루프 제어 회로와 관련하여 사용하는 설정치 변조(setpoint modulation)를 갖는 예[0022]
시적인 디지털 제어기를 나타낸 도면이다.
도면
도면1
등록특허 10-1117416
- 11 -
도면2
도면3
등록특허 10-1117416
- 12 -
도면4
도면5
등록특허 10-1117416
- 13 -
도면6
등록특허 10-1117416
- 14 -
도면7
도면8
등록특허 10-1117416
- 15 -

재료를 레이저 프로세싱하기 위한 장치 및 방법(APPARATUS AND METHOD FOR LASER PROCESSING A MATERIAL)

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2015년01월12일
(11) 등록번호 10-1480932
(24) 등록일자 2015년01월05일
(51) 국제특허분류(Int. Cl.)
H01S 3/094 (2006.01) H01S 3/102 (2006.01)
H01S 3/23 (2006.01)
(21) 출원번호 10-2010-7002219
(22) 출원일자(국제) 2008년07월09일
심사청구일자 2013년06월27일
(85) 번역문제출일자 2010년01월29일
(65) 공개번호 10-2010-0041803
(43) 공개일자 2010년04월22일
(86) 국제출원번호 PCT/GB2008/002357
(87) 국제공개번호 WO 2009/007721
국제공개일자 2009년01월15일
(30) 우선권주장
0713265.7 2007년07월09일 영국(GB)
(56) 선행기술조사문헌
JP11261487 A*
US05930030 A*
US06275250 B1*
*는 심사관에 의하여 인용된 문헌
(73) 특허권자
에스피아이 레이저스 유케이 리미티드
영국 사우샘프턴 헤지 엔드 톨바 웨이 웰링톤 파
크 3 (우: 에스오30 2큐유)
(72) 발명자
애플야드 앤드류 폴
영국 햄프셔 에스오16 3제이비 사우샘프턴 체츠윈
로드 16에이
워커 던컨 존 윌리암
영국 서리 케이티12 4디에이 월튼 온 템즈 세븐
힐즈 클로즈 필드페어
닐 로랜드
영국 런던 에스이8 5제이디 서리 키즈 로우어 로
드 262비
(74) 대리인
김성기, 김태홍
전체 청구항 수 : 총 19 항 심사관 : 조성찬
(54) 발명의 명칭 재료를 레이저 프로세싱하기 위한 장치 및 방법
(57) 요 약
광 방사선(7)을 갖는 재료(8)를 레이저 프로세싱하기 위한 장치로서, 이 장치는 시드 펌프(2)에 의해 펌핑되는
시드 레이저(1), 증폭 펌프(4)에 의해 펌핑되는 증폭기(3), 제어기(5) 및 스캐너(6)를 포함하고, 여기서 시드 레
이저(1)에 의해 방사되는 광학 펄스(10)가 증폭기(3)를 통해 전달되고, 스캐너(6)에 의해 재료(8)에 조사되도록
제어기(5)는 시드 펌프(2), 증폭 펌프(4) 및 스캐너(6)를 동시에 제어하며, 이 장치는 제어기(5)가 증폭 펌프
(4)를 제어하여, 광 방사선(7)이 제1 전력 범위에 있는 경우 증폭기(3)는 광 감쇠기 역할을 하고, 출력 전력이
제2 전력 범위에 있는 경우 증폭기(3)는 광 증폭기 역할을 하도록 하는 것을 특징으로 한다.
대 표 도 - 도1
등록특허 10-1480932
- 1 -
특허청구의 범위
청구항 1
광 방사선(optical radiation)을 이용하여 재료를 레이저 프로세싱하기 위한 장치에 있어서,
시드 펌프에 의해 펌핑되는 시드 레이저, 증폭 펌프에 의해 펌핑되는 증폭기, 제어기 및 스캐너를 포함하고,
상기 시드 레이저에 의해 방사되는 광학 펄스들이 상기 증폭기를 통해 전달(propagate)되고 상기 스캐너에 의해
상기 재료에 향하도록, 상기 제어기는 상기 시드 펌프, 상기 증폭 펌프 및 상기 스캐너를 동시에 제어하고,
상기 제어기는 상기 증폭 펌프를 제어하여, 상기 광 방사선이 제1 광 출력 전력 범위에 있는 경우 상기 증폭기
가 광 감쇠기로서 역할하고, 상기 광 방사선이 제2 광 출력 전력 범위에 있는 경우 상기 증폭기가 광 증폭기 역
할을 하도록 함으로써, 상기 펄스의 모양을 보호하고 출력 펄스들의 손실을 막으면서 상기 증폭기의 동적 범위
를 확대시키는 것인, 재료를 레이저 프로세싱하는 장치.
청구항 2
제1항에 있어서, 상기 스캐너는 기계 장치인 것인, 재료를 레이저 프로세싱하는 장치.
청구항 3
제1항 또는 제2항에 있어서, 상기 스캐너는 갈바노미터(galvanometer)와 리플렉터(reflector)를 포함하는 것인,
재료를 레이저 프로세싱하는 장치.
청구항 4
제1항 또는 제2항에 있어서, 상기 제어기는 컴퓨터 제어기인 것인, 재료를 레이저 프로세싱하는 장치.
청구항 5
제1항 또는 제2항에 있어서, 상기 제어기는 상기 제1 전력 범위에 있는 경우 상기 증폭 펌프에 대한 전기 구동
전력을 끄기 위한 스위치를 포함하는 것인, 재료를 레이저 프로세싱하는 장치.
청구항 6
제1항에 있어서, 상기 시드 레이저는 클래딩 펌프 광섬유 레이저(cladding-pumped fibre laser)를 포함하는 것
인, 재료를 레이저 프로세싱하는 장치.
청구항 7
제6항에 있어서, 상기 클래딩 펌프 광섬유 레이저는 희토류 도펀트(rare earth dopant)를 포함하는 것인, 재료
를 레이저 프로세싱하는 장치.
청구항 8
제7항에 있어서, 상기 희토류 도펀트는 이테르븀(ytterbium)을 포함하는 것인, 재료를 레이저 프로세싱하는 장
치.
청구항 9
제7항 또는 제8항에 있어서, 상기 시드 레이저는 에르븀(erbium), 튤륨(thulium), 홀뮴(holmium) 또는 네오디뮴
(neodymium)을 포함하는 것인, 재료를 레이저 프로세싱하는 장치.
청구항 10
제1항 또는 제2항에 있어서, 상기 증폭기는 클래딩 펌프 광섬유 증폭기(cladding-pumped fibre amplifier)를
포함하는 것인, 재료를 레이저 프로세싱하는 장치.
등록특허 10-1480932
- 2 -
청구항 11
제10항에 있어서, 상기 클래딩 펌프 광섬유 증폭기는 희토류 도펀트를 포함하는 것인, 재료를 레이저 프로세싱
하는 장치.
청구항 12
제11항에 있어서, 상기 희토류 도펀트는 이테르븀을 포함하는 것인, 재료를 레이저 프로세싱하는 장치.
청구항 13
제11항에 있어서, 상기 시드 레이저는 에르븀, 튤륨, 홀뮴 또는 네오디뮴을 포함하는 것인, 재료를 레이저 프로
세싱하는 장치.
청구항 14
제6항에 있어서, 적어도 하나의 부가적인 증폭기 스테이지를 포함하는, 재료를 레이저 프로세싱하는 장치.
청구항 15
제6항에 있어서, 상기 장치는 흡수체(absorber)를 포함하는, 재료를 레이저 프로세싱하는 장치.
청구항 16
제6항에 있어서, 상기 장치는 포화 흡수체(saturable absorber)를 포함하는, 재료를 레이저 프로세싱하는 장치.
청구항 17
제16항에 있어서, 상기 포화 흡수체는 지연을 유발시키고, 상기 장치는 상기 지연을 보상하기 위해 가변 지연을
포함하는 것인, 재료를 레이저 프로세싱하는 장치.
청구항 18
재료를 표시(marking)하기 위한 방법에 있어서,
제1항 또는 제2항에 따른 장치를 제공하는 단계; 및
상기 재료에 레이저 방사선을 인가하는 단계를 포함하는 재료 표시 방법.
청구항 19
제18항에 있어서, 상기 재료는 인쇄 롤인 것인, 재료 표시 방법.
명 세 서
기 술 분 야
본 발명은 재료를 레이저 프로세싱하기 위한 장치 및 방법에 관한 것이다.[0001]
배 경 기 술
일관된 펄스 모양 및 펄스 타이밍과 함께 매우 넓은 동적 범위(dynamic range)를 요구하는 펄스형 레이저[0002]
(pulsed laser)에 대한 많은 애플리케이션들이 있다. 좋은 예로 인쇄 기계의 프로세싱 롤을 들 수 있다. 이것은
인쇄 롤(print roll)을 표시하는데 사용되는 높은 평균 전력을 갖는 레이저를 요구한다. 펄스에서 전력은 요구
되는 인쇄 해상도를 달성하기 위해서 정확하게 변화될 필요가 있다. 동적 범위가 클수록, 하나의 특정한 레이저
에 의해 서비스될 수 있는 인쇄 휠(print wheel)의 범위가 더욱 넓어진다. 일관된 타이밍 및 예측할 수 있는 펄
스 모양을 제공하는데 실패하면, 인쇄 품질이 저하된다.
종래의 해결책은 출력 전력을 감쇠하기 위해 외부 변조기를 이용하는 (이산화탄소 레이저 또는 광섬유 레이저와[0003]
같은) 연속파 레이저(continuous wave laser)의 사용을 포함한다. 통상, 변조기는 음향광학 변조기(acousto-
optic modulation)로서, 음향광학에 따라 레이저 빔을 게이팅하고 감쇠한다.
등록특허 10-1480932
- 3 -
유감스럽게도, 종래 기술의 펄스형 레이저에서 펄스 전력이 변화되기 때문에, 펄스 모양은 손상되고, 펄스는 또[0004]
한 지연된다. 대안으로, 긴 펄스형 광섬유 레이저(long pulsed fibre laser)가 사용되었다. 그러나, 이 긴 펄스
는 동적 범위에 대해 제한을 가하므로, 인쇄 해상도(인치 당 라인수로 명시됨) 및 인쇄물의 단위 영역 당 전사
되는 잉크의 양에 한계를 갖는다. 인쇄 품질을 저하시키고, 여러 가지 해상도로 표시하기 위해 다수의 레이저를
필요로 하는 결과를 가져온다. 이러한 애플리케이션을 위해 사용되는 종래 기술의 레이저는 통상적으로 20dB 미
만의 동적 범위를 갖고, 100W와 500W 사이의 출력 전력을 갖는다. 이것은 동적 범위를 적어도 30dB 정도 증가시
키는 이점이 있다.
발명의 내용
해결하려는 과제
본 발명의 목적은 앞서 언급한 문제를 줄이는 재료를 레이저 프로세싱하기 위한 장치 및 방법을 제공하는 것이[0005]
다.
과제의 해결 수단
본 발명의 비제한적 실시예에 따르면, 재료를 레이저 프로세싱하기 위한 장치가 제공되는데, 이 장치는 시드 펌[0006]
프에 의해 펌핑되는 시드 레이저, 증폭 펌프에 의해 펌핑되는 증폭기, 제어기 및 스캐너를 포함하고, 시드 레이
저에 의해 방사되는 광학 펄스가 증폭기를 통해 전달되고, 스캐너에 의해 재료에 조사되도록, 이 제어기는 시드
펌프, 증폭 펌프 및 스캐너를 동시에 제어하며, 이 장치는 제어기가 증폭 펌프를 제어하여, 광 방사선이 제1 전
력 범위에 있는 경우 증폭기는 광 감쇠기 역할을 하고, 출력 전력이 제2 전력 범위에 있는 경우 증폭기는 광 증
폭기 역할을 하도록 하는 것을 특징으로 한다.
유용하게도, 본 발명은 동적 범위를 개선 시킬 수 있다. 이것은 "마이크로" 재료 프로세싱의 제조 환경과 애플[0007]
리케이션에서 중요한 이점으로, 여기서 레이저는 수용할 수 있는 생산성을 갖는 "거칠게" 형성된 항목을 재단하
기 위해서 정격 동작 범위(평균 전력, 첨두 전력, 펄스 에너지)의 상단에서 사용되지만, 또한 매우 낮은 평균
전력 / 낮은 첨두 전력 / 매우 낮은 펄스 에너지가 처리 요건인 정격 범위의 하단에서 "미세하게" 형성된 항목
을 동일하게 처리할 수도 있다. 본 발명은 통상 2차수 크기(20dB) 미만을 갖는 본 발명에 따라 구성되거나 동작
하지 않는 레이저 및 마스터 발진기 전력 증폭기와 비교해서 적어도 3차수 크기(30dB)의 동적 범위를 제공할 수
있다.
인쇄 롤을 표시하기 위해서, 스캐너는 레이저 빔에 대해서 인쇄 롤을 스캔하는 기계 장치인 것이 바람직하다.[0008]
대안으로, 또는 부가적으로, 스캐너는 갈바노미터(galvanometer)와 리플렉터(reflector)를 포함할 수 있다. 인
쇄 롤에 있어서, 이것은 세라믹 인쇄 롤, 아닐록스 인쇄 롤(anilox printing roll), 잉크 전사 롤(ink-
transfer roll), 오목판 인쇄 롤(engraved printing roll), 또는 롤에 부착된 오목판 시트와 같은 인쇄 애플리
케이션을 위한 롤을 의미한다.
제어기는 컴퓨터 제어기일 수 있다. 제어기는 제1 전력 범위에 있는 경우 증폭 펌프에 대한 전기 구동 전력을[0009]
끄기 위한 (중계기 또는 트랜지스터와 같은) 스위치를 포함할 수 있다.
시드 레이저는 클래딩 펌프 광섬유 레이저(cladding-pumped fibre laser)를 포함할 수 있다. 이 클래딩 펌프 광[0010]
섬유 레이저는 희토류 도펀트(rare earth dopant)를 포함할 수 있다. 이 희토류 도펀트는 이테르븀(ytterbium)
일 수 있다. 대안으로 또는 부가적으로, 시드 레이저는 에르븀(erbium), 튤륨(thulium), 홀뮴(holmium) 또는 네
오디뮴(neodymium)을 포함할 수 있다.
증폭기는 클래딩 펌프 광섬유 증폭기(cladding-pumped fibre amplifier)를 포함할 수 있다. 이 클래딩 펌프 광[0011]
섬유 증폭기는 희토류 도펀트를 포함할 수 있다. 이 희토류 도펀트는 이테르븀일 수 있다. 대안으로 또는 부가
적으로, 시드 레이저는 에르븀, 튤륨, 홀뮴 또는 네오디뮴을 포함할 수 있다.
이 장치는 적어도 하나의 부가적인 증폭 단계를 포함할 수 있다. 대안으로 또는 부가적으로, 이 장치는 흡수체[0012]
(absorber) 또는 포화 흡수체(saturable absorber)를 포함할 수 있다. 이 포화 흡수체는 지연을 일으킬 수
있다. 이 장치는 이러한 지연을 보상하기 위해 가변 지연을 포함할 수 있다.
본 발명은 또한 재료를 표시하기 위한 방법을 포함하고, 이 방법은 본 발명에 따른 장치를 제공하는 단계, 재료[0013]
에 레이저 방사선을 적용하는 단계를 포함한다. 이 재료는 인쇄 롤일 수 있다.
등록특허 10-1480932
- 4 -
발명의 효과
본 발명에 따르면, 재료를 레이저 프로세싱하기 위한 장치 및 방법을 제공하여 펄스 모양의 손상을 줄이고, 또[0014]
한 펄스가 지연되는 것을 줄이는 것이 가능하다.
도면의 간단한 설명
이제, 본 발명의 실시예들이 첨부 도면들을 참조하여 단지 예로써 기술될 것이다.[0015]
도 1은 본 발명에 따라 재료를 레이저 프로세싱하기 위한 장치를 도시한다.
도 2는 본 발명이 아닌 장치에 따른 펄스 모양을 도시한다.
도 3은 본 발명에 따라 획득된 펄스의 예들을 도시한다.
도 4는 손실 펄스의 예들을 도시한다.
도 5는 잡음 펄스의 예들을 도시한다.
도 6은 본 발명에 의해 제공되는 동적 범위의 증가의 예들을 도시한다.
발명을 실시하기 위한 구체적인 내용
도 1은 광 방사선(7)을 이용하여 재료(8)를 레이저 프로세싱하기 위한 장치를 도시하고, 이 장치는 시드 펌프[0016]
(2)에 의해 펌핑되는 시드 레이저(1), 증폭 펌프(4)에 의해 펌핑되는 증폭기(3), 제어기(5) 및 스캐너(6)를 포
함하고, 여기서 시드 레이저(1)에 의해 방사되는 광학 펄스(10)가 증폭기(3)를 통해 전달되고, 스캐너(6)에 의
해 재료(8)에 조사되도록 제어기(5)는 시드 펌프(2), 증폭 펌프(4) 및 스캐너(6)를 동시에 제어하며, 이 장치는
제어기(5)가 증폭 펌프(4)를 제어하여, 광 방사선(7)이 제1 전력 범위(61)에 있는 경우 증폭기(3)는 광 감쇠기
역할을 하고, 출력 전력이 제2 전력 범위(62)에 있는 경우 증폭기(3)는 광 증폭기 역할을 하도록 하는 것을 특
징으로 한다. 제1 및 제2 전력 범위(61, 62)는 도 6을 참조하여 기술되고, 중첩될 수 있다. 전력 증폭기(3)는
희토류 도펀트(rare earth dopant)(도시되지 않음)로 도핑되는 이중 클래드 광섬유(19)(double clad optical
fibre)를 포함하는 것이 바람직하다.
개선된 동적 범위를 달성하기 위한 능력은 "마이크로" 재료 프로세싱의 제조 환경과 애플리케이션에서 중요한[0017]
이점으로, 여기서 레이저는 수용할 수 있는 생산성을 갖는 "거칠게" 형성된 항목을 재단하기 위해서 정격 동작
범위(평균 전력, 첨두 전력, 펄스 에너지)의 상단에서 사용되지만, 또한 매우 낮은 평균 전력 / 낮은 첨두 전력
/ 매우 낮은 펄스 에너지가 처리 요건인 정격 범위의 하단에서 "미세하게" 형성된 항목을 동일하게 처리할 수도
있다. 도 1에 도시된 장치는 통상 2차수 크기 미만을 갖는 본 발명에 따라 구성되거나 동작하지 않는 레이저 및
마스터 발진기 전력 증폭기와 비교하여 3차수 크기 또는 그 이상의 동적 범위를 제공한다.
재료(8)는 예를 들어 아닐록스 프로세스에서 사용되는 인쇄 롤 일 수 있다. 인쇄 롤을 표시하기 위해서, 스캐너[0018]
(6)는 레이저 빔에 대해서 인쇄 롤을 스캔하는 기계 장치인 것이 바람직하다. 대안으로, 또는 부가적으로, 스캐
너(6)는 갈바노미터와 리플렉터를 포함할 수 있다.
제어기(5)는 컴퓨터 제어기일 수 있다. 제어기(5)는 제1 전력 범위(61)에 있는 경우 증폭 펌프(4)에 대한 전기[0019]
구동 전력을 끄기 위한 중계기 또는 트랜지스터와 같은 스위치(14)를 포함할 수 있다.
제어기(5)는 펄스(11)를 포함하는 제어 신호(17)을 지연하기 위한 가변 지연(15)을 포함할 수 있다.[0020]
바람직하게, 증폭기(3)가 셀프 Q 스위칭(self-Q-switching)하는 것을 피하기 위해서, 지연된 제어 신호는 시드
레이저(1)와 증폭기(3) 양자 모두에게 전달된다.
도 2는 각각 200W, 180W, 160W, 140W, 120W, 100W, 80W, 60W 및 40W의 연속파 등가 출력 전력에 대응하는 다양[0021]
한 설정값(set point)을 갖는 레이저 출력의 변조에 의해 생성된 펄스들(21, 22, 23, 24, 25, 26, 27, 28, 2
9)을 도시한다. 시드 레이저(1)는 이중 클래드 광섬유(도시되지 않음)와 2개의 광섬유 브래그 격자(optical
fibre Bragg grating)(도시되지 않음)를 포함하는, 약 1070nm에서 동작하는 클래딩 펌프 이테르븀 도핑된 광섬
유 레이저(cladding pumped Ytterbium-doped fibre laser)이다. 증폭기(3)는 클래딩 펌프 이테르븀 도핑된 광
섬유 증폭기이다. 도시된 출력 펄스 모양은 시드 레이저(2)로부터 증폭된 제1 이완 진동에 대응한다. 펄스 첨두
전력 및 펄스 에너지의 변화는 연속적인 측정 마다 시드 펌프(2)와 증폭 펌프(4) 양자 모두의 출력 전력을 줄임
으로써 본 발명을 사용하지 않고 획득되었다. 명백하게 볼 수 있듯이, 전력 레벨이 떨어지면, 펄스는 지연되고,
등록특허 10-1480932
- 5 -
손상된다.
도 4 및 도 5에 도시되어 있는 또 다른 문제는, 이와 같은 종래의 동작에 의해 펄스 전력을 줄이는 것은 펄스[0022]
모양을 손상시키는 것뿐만 아니라, "손실 펄스" 또는 잡음 펄스를 일으킨다. 도 4에서, 시드 펌프(2)와 증폭 펌
프(4)를 위한 제어 신호(41)는 이 제어 신호(41)와 동일한 반복 주파수로 출력 펄스를 야기시켜야 한다.
그러나, 분명하게 보여지는 바와 같이, 손실 펄스가 존재한다. 낮은 전력의 펄스 트레인에서는, 이완 진동을 생
성하기 위해 시드 레이저(1)에 저장된 에너지가 불충분할 수 있기 때문이다. 손실 펄스 상황이 발생하는 경우,
다음 펄스 때까지 에너지를 저장하면, 임계치 이상으로 레이저를 트리거하기에 충분할 수 있다. 관련된 이슈는
잡음 펄스들 중 하나로, 시드 레이저가 임계치를 바로 넘어서 동작하는 것이다. 이것은, 펄스(52)가 도 2 및 도
3을 참조하여 도시된 펄스보다 분명하게 훨씬 더 잡음이 있는 것으로 도 5에 도시되어 있다. 손실 펄스 또는 잡
음 펄스가 발생하는 경우에서의 출력 전력은 동적 범위에 실질적인 하한선을 제공한다.
도 3은 본 발명에 따른 결과를 도시한다. 펄스 모양(31)(좌측 축(33)을 보라)은 제2 전력 범위(62)에 있는 증폭[0023]
기(3)를 이용하여 획득되고, 이 제2 전력 범위에서 증폭기(3)는 대략 3dB 큰 신호 증폭을 갖고 동작한다. 펄스
모양(32)(우측 축(34)을 보라)은 제1 전력 범위(61)에 있는 증폭기(3)를 이용하여 획득되고, 이 제1 전력 범위
에서 증폭기(3)는 약 1dB의 감쇠를 갖고 동작한다. 펄스 모양들(31, 32)은 수직적으로 동일하다. 중요한 것은,
장치가 손실 펄스 또는 심한 잡음 펄스 없이 종래의 동작 모드에서 보다 낮은 출력 전력으로 동작할 수 있다는
것이다. 이것은, 시드 레이저(1)가 제2 전력 범위에서 동작하는 경우보다 제1 전력 범위에서 동작하는 경우에,
등가 출력 전력에 대해 보다 격렬하게 구동되고 있기 때문이다. 따라서, 동적 범위가 확대된다.
도 3에서 펄스 모양들이 거의 동일하지만, 도면에서의 펄스들을 중첩하기 위해서 펄스 모양(31)이 지연되었음을[0024]
주목해야 한다. 이것은 도 2에 도시된 바와 같이, 펄스 턴온 지연이 구동 전력으로 변화하기 때문이다. 따라서,
여러 전력 레벨에서 펄스 동기가 요구되면, 제어기(5)가 가변 지연(15)을 포함하는 것이 바람직하다. 가변 지연
(15)은 레이저에 대해 내부적으로 제어되거나, 외부적으로 적용될 수 있다.
동적 범위(이를 통해 장치는 유용한 출력을 제공함)는 증폭기(3)의 동적인 큰 신호 증폭 범위를 증가시킴으로써[0025]
또한 확대될 수 있다. 이것은 제2 전력 범위(62)에서 최대 증폭을 증가시키기 위해 부가적인 증폭 단계를 사용
함으로써 달성될 수 있다. 대안으로 또는 부가적으로, 제1 전력 범위에서 유효 감쇠를 증가시키기 위해 흡수체
(absorber) 또는 포화 흡수체(saturable absorber)를 삽입함으로써, 달성될 수도 있다. 포화 흡수체는 이 포화
흡수체에 진입하는 펄스에 대하여 흡수를 표백하기 위해서 요구되는 시간에 대응하는 부가적인 시간 지연(도시
되지 않음)을 도입할 것이다. 희토류 도핑된 광섬유(19)가 펌핑되지 않은 경우 포화 흡수체처럼 동작할 것이다.
따라서, 전력 증폭기(3)는 펌핑된 경우에는 증폭기로서, 펌핑되지 않은 경우에는 감쇠기와 포화 흡수체로서, 실
제로 양자 모두로 동작할 것이다.
예제 1[0026]
본 발명의 이 예에서, 장치는 시드 레이저(1)와 전력 증폭기(3)를 포함하는 2단 마스터 발진 전력 증폭기로서,[0027]
여기서 시드 레이저(1)와 전력 증폭기(3) 사이의 광 전력 분할은 대략 1:2 이다. 펌프들(2, 4)은 레이저 다이오
드로서 구현된다. 따라서, 200W 레이저 시스템에서, 시드 레이저(1)는 총 출력에 대략 66W를 기여하고, 전력 증
폭기(3)는 공칭 정격 출력(nominal rated power)을 달성하기 위해서 133W를 부가한다.
"표준" 동작 모드에서, 시드 레이저(1) 및 전력 증폭기(3) 양자 모두는 펌핑되고, 시드 레이저(1) 및 전력 증폭[0028]
기(3) 양자 모두를 구동하는 펌프 다이오드들(펌프들(2, 4))이 동기적으로 동작되고, 출력 전력은 펌프들(2,4)
에 의해 공급되는 전력들을 2개의 단계로 비례적으로 변화시킴으로써 제어된다.
통상, 펌프 다이오드 전류는 인쇄 롤(또는 다른 일)을 처리하기 위해 요구되는 파라메트릭 속성(parametric[0029]
property)을 갖는 출력 펄스의 트레인을 생성하기 위해서, 고속으로 변조된다.
시드 레이저(1)는 레이저 캐비티(laser cavity)를 생성하기 위해 이중 클래드 광섬유와 광섬유 브래그 격자를[0030]
포함하고, 전력 증폭기(3)는 이 이중 클래드 광섬유(19)를 이용한다. 길이에 따라 이중 클래드 광섬유 내로 펌
프 전력을 점진적으로 결합시키는 사이드 펌핑 광섬유(도시되지 않음)를 통하여 이중 클래드 광섬유는 사이드-
펌핑되는 것이 바람직하다. 사이드 펌핑 광섬유에 의해 펌핑되는 이중 클래드 광섬유에 기초한 광학 증폭기는
참고용으로 여기에 통합된 미국 특허 번호 제6,826,335호에 보다 상세하게 기술되어 있다.
사이드 펌핑 광섬유의 지름은 레이저의 정격 전력에 따라 최적화될 수 있다. 특히, 시드 레이저(1)에 대한 광섬[0031]
유의 지름은 전력 증폭기의 지름보다 작은 것이 바람직하다.
등록특허 10-1480932
- 6 -
바람직하게(그러나 필수적인 것은 아님), 시드 레이저(1)는 "활성 광섬유" (Yb-도핑된 코어 또는 유사품)가 대[0032]
략 I25 ㎛의 직경이고, "펌프 광섬유"(캐비티 내로 펌프 다이오드 전력의 주입을 위한 퓨어 실리카 광섬유)가
I25 ㎛인 것인 이중 클래드 광섬유를 포함할 수 있다.
전력 증폭기 스테이지(3)로부터 희망하는 전력 레벨을 획득하기 위해서, 전력 증폭기 스테이지(3)에 포함된 이[0033]
중 클래드 광섬유(19)는 보다 높은 펌프 다이오드 전력이 과도한 광 손실 없이 증폭기(3) 내로 효율적으로 결합
될 수 있도록 보다 큰 펌프 광섬유(예컨대, 200 ㎛)를 요구할 수 있다; "활성 광섬유"(이중 클래드 광섬유(1
9))와 시드 소스에 있는 "활성 광섬유"는 설계 및 크기가 대개 동일하다.
아래의 표는 아닐록스(anilox) 처리 파라미터들의 범위에 대한 레이저의 애플리케이션 요건들을 도시한다. 동적[0034]
범위는 0.08mJ의 펄스 에너지로부터 40mJ에 이르고, 이는 대략 500배(또는 27dB)의 범위에 이른다. 이 범위는
종래의 레이저를 이용해서는 달성될 수 없다. 통상적인 범위는 100배(또는 20dB)일 수 있다.
표 1
아닐록스 [0035]
인쇄 요건
레이저 변조 요건
인쇄 품질/해
상도
인치 당 라인
수(LPI)
세트(CW)전
력
P.R.F. 펄스폭 레이저
듀티 사이클
평균 전력 펄스 에너지
W kHz μs % W mJ
거침 <500 200 2.5 200 50 100 40
거침 <1000 200 2.5 100 25 50 20
중간 <1000 120 30 8 24 28.8 0.96
미세함 >1000 40 40 3 12 4.8 0.12
미세함 >1000 20 70 3 21 4.2 0.06
미세함 ≥1500 40 70 2 14 <2.0 0.08
아닐록스 처리 요건[0036]
본 발명에 따라 레이저를 동작하는 것은, 표 2에 도시된 바와 같은 동작 파라미터들이 달성되는 것을 허용한다.[0037]
펄스 에너지는 40mJ부터 0.03mJ까지 변화될 수 있고, 이것은 1,333배의 범위(또는 31.2dB)에 이른다.
표 2
아닐록스 [0038]
인쇄 요건
레이저 구성 레이저 동작 파라미터들
인쇄 품질/해
상도
인치 당 라인
수(LPI)
모드 세트(CW)전
력
P.R.F. 펄스폭 평균 전력 펄스 에너지
W kHz μs W mJ
거침 <500 표준 200 2.5 100 100 40
거침 <1000 표준 200 2.5 100 50 20
중간 <1000 표준 120 30 8 28.8 0.96
미세 >1000 확대된
범위
40 40 3 4.8 0.12
미세 >1000 확대된
범위
20 70 3 4.2 0.06
미세 ≥1500 확대된
범위
40 70 2 <2.0 0.08
극미세 1800 확대된
범위
20 30 3 0.9 0.03
본 발명을 이용하여 달성된 성능[0039]
예제 2[0040]
도 6은 본 발명에 따라 형성되고 동작하는 SP200C-0004 레이저를 이용해서 측정된 일부 측정치들을 도시한다.[0041]
레이저는 100kHz 이상의 반복률로 펄스를 제공하기 위해서 변조될 수 있는 200W 연속파 레이저이다. 측정된 평
균 출력 전력(63)은 설정값 평균 전력(64)에 대하여, 삼각형(65)으로 도시되는 확대된 범위 동작과, 원(66)으로
등록특허 10-1480932
- 7 -
도시되는 표준 범위 동작 양자 모두를 도표로 도시한다. 출력 전력은 표준 모드(제2 전력 범위(62))에서 동작하
는 경우, 대략 0.9W 이상부터 200W까지는 안정적이지만, 0.9W 미만(점선(68)으로 도시됨)에서는 안정적이지 않
다. 동적 범위는 전력 증폭기(2)를 펌핑할 수 있는 레이저 다이오드를 스위칭 오프함으로써 점선(67)까지 확대
될 수 있다. 이것은, 표 2에서 언급된 확대된 동작 범위(제1 전력 범위(61))이다. 또한, 출력은 0.05W 아래까지
안정적이다. 따라서, 총 동적 범위는 0.05W에서 200W까지 이고, 이것은 4,000배 또는 36dB 범위에 이른다. 레이
저는 30μJ부터의 펄스 에너지를 이용하여 아닐록스 프로세스의 전체 범위에 걸쳐서 동작할 수 있다. 레이저는
0.9W를 초과하는 전력 레벨로 확대된 범위에서 안정적으로 동작할 수 있지만, 불안정성 없이 0.9W 미만의 표준
범위에서 안정적으로 동작할 수 없음을 유의하라.
따라서, 본 발명의 장치는 펄스 레이저 시스템, 특히 레이저로부터 이완 진동을 이용하는 시스템의 동적 범위를[0042]
증가시킨다. 또한, 본 발명의 장치는 펄스 드롭 아웃이 발생하고, 불안정성과 관련된 낮은 전력 레벨에 도달하
기 전에 레이저로부터 반복 주파수를 증가시키기 위해 사용될 수 있다.
바람직하게, 펄스형 레이저 시스템은 시드 레이저(1)와 적어도 하나의 증폭기(3)를 포함한다. 바람직하게, 시드[0043]
레이저(1)와 증폭기(3)는 100W와 1000W 사이의 총 펌프 전력을 이용하여 펌핑된다. 펌프 전력의 대략 10% 내지
80%가 시드 레이저(1)에 제공된다. 바람직하게, 시드 레이저는 펌프 전력의 대략 20% 내지 50%를 이용하여 펌핑
된다. 보다 바람직하게, 시드 레이저(1)는 펌프 전력의 대략 25% 내지 40%를 이용하여 펌핑된다.
전술한 바와 같이, 본 발명의 방법은 본 발명에 따른 장치를 제공하고, 재료(8)에 레이저 방사선을 인가하는 것[0044]
을 포함한다. 이 방법은, 시드 펌프(2) 및 증폭 펌프(4)에 의해 제공되는 펌프 전력의 비율을 변경함으로써, 재
료(8)에 인가되는 레이저 방사선의 동적 범위를 증가시키는 단계를 포함할 수 있다. 사실상, 시드 펌프(2)에 의
해 제공되는 펌프 전력은 증폭 펌프(4)에 의해 제공되는 펌프 전력이 될 수 있다. 증폭 펌프(4)에 의해 제공되
는 펌프 전력은 제로로 줄어들 수 있다. 재료(8)는 인쇄 롤일 수 있다. 인쇄 롤에 있어서, 이것은 세라믹 인쇄
롤, 아닐록스 인쇄 롤, 잉크 전사 롤, 오목판 인쇄 롤, 또는 롤에 부착된 오목판 시트와 같은 인쇄 애플리케이
션을 위한 롤을 의미한다. 특히, 이것은 아닐록스 프로세서에서 사용되는 바와 같이, 세라믹 코팅된 인쇄 롤의
경우에 유익하다. 아닐록스 인쇄 기계는 미국 펜실베니아주 던컨스빌의 F.L. 스미스 머신 컴퍼니 주식회사의 지
사인, 아쿠아플렉스로부터 입수 가능하다.
첨부된 도면을 참조하여 전술한 본 발명의 실시예들은 오직 예로서 제공되었고, 변형 및 추가의 구성 요소들이[0045]
성능을 개선하기 위해서 제공될 수 있음은 명백하다. 본 발명은 단독으로 또는 임의의 조합으로 취득된 전술한
특징들에 이른다.
부호의 설명
1. 시드 레이저[0046]
2. 시드 펌프
3. 증폭기
4. 증폭 펌프
5. 제어기
6. 스캐너
7. 광 방사선
8. 재료
10. 광학 펄스
11. 펄스
14. 스위치
15. 가변 지연
17. 제어 신호
19. 이중 클래드 광섬유
등록특허 10-1480932
- 8 -
도면
도면1
도면2
도면3
등록특허 10-1480932
- 9 -
도면4
도면5
도면6
등록특허 10-1480932
- 10 -

다수의 매체 액세스 제어 헤더 포맷들의 이용을 용이하게 하는 장치, 방법 및 컴퓨터 판독가능 매체(AN APPARATUS, METHOD AND COMPUTER READABLE MEDIUM THAT FACILITATES EMPLOYING A PLURALITY OF MEDIUM ACCESS CONTROL HEADER FORMATS)

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2012년03월23일
(11) 등록번호 10-1129850
(24) 등록일자 2012년03월15일
(51) 국제특허분류(Int. Cl.)
H04W 28/06 (2009.01)
(21) 출원번호 10-2010-7009669
(22) 출원일자(국제) 2008년10월01일
심사청구일자 2010년04월30일
(85) 번역문제출일자 2010년04월30일
(65) 공개번호 10-2010-0081335
(43) 공개일자 2010년07월14일
(86) 국제출원번호 PCT/US2008/078455
(87) 국제공개번호 WO 2009/046112
국제공개일자 2009년04월09일
(30) 우선권주장
12/241,405 2008년09월30일 미국(US)
60/976,764 2007년10월01일 미국(US)
(56) 선행기술조사문헌
US20040017823 A1*
*는 심사관에 의하여 인용된 문헌
(73) 특허권자
콸콤 인코포레이티드
미국 캘리포니아 샌디에고 모어하우스
드라이브5775 (우 92121-1714)
(72) 발명자
호, 세이 이유 던칸
미국 92121 캘리포니아 샌디에고 모어하우스 드라
이브 5775
(74) 대리인
남상선
전체 청구항 수 : 총 33 항 심사관 : 김자영
(54) 발명의 명칭 다수의 매체 액세스 제어 헤더 포맷들의 이용을 용이하게 하는 장치, 방법 및 컴퓨터 판독가
능 매체
(57) 요 약
무선 통신시 다양한 매체 액세스 제어(MAC) 헤더 포맷들의 사용을 원활하게 하는 시스템들 및 방법들이
개시된다. MAC 헤더 포맷들은 프로토콜 데이터 유닛(PDU)에 포함된 특정한 데이터의 형태에 대해 특정화될 수
있다. 또한, MAC 헤더들은 불필요한 오버헤드를 발생시키지 않고 가변 크기들의 페이로드들을 수용하도록 가변
길이를 가질 수 있다. 또한, 보다 나은 서비스 품질 처리를 보장하기 위해 연관된 프로토콜 계층들로 제어 PDU
들의 직접 액세스 및 전달을 가능케하는 메커니즘들이 제공된다.
대 표 도 - 도3
등록특허 10-1129850
- 1 -
특허청구의 범위
청구항 1
다수의 매체 액세스 제어 헤더 포맷들의 사용을 원활하게 하는 방법으로서,
연관된 매체 액세스 제어 프로토콜 데이터 유닛에 포함된 데이터의 형태(type)를 결정하는 단계;
상기 결정된 데이터의 형태에 해당하는 헤더 포맷에 따라 매체 액세스 제어 헤더를 생성하는 단계 ?상기 헤더는
논리 채널 식별자, 매체 액세스 제어 길이, 및 매체 액세스 제어 길이의 크기를 포함함?; 및
상기 매체 액세스 제어 헤더와 상기 연관된 프로토콜 데이터 유닛을 전송하는 단계를 포함하는,
다수의 매체 액세스 제어 헤더 포맷들의 사용을 원활하게 하는 방법.
청구항 2
제 1 항에 있어서,
상기 데이터의 형태는 제어 데이터, 사용자 데이터 또는 패드 데이터 중 적어도 하나를 포함하는, 다수의 매체
액세스 제어 헤더 포맷들의 사용을 원활하게 하는 방법.
청구항 3
제 1 항에 있어서,
상기 헤더 포맷은 제어 헤더, 사용자 헤더 또는 패드 헤더 중 적어도 하나를 포함하는, 다수의 매체 액세스 제
어 헤더 포맷들의 사용을 원활하게 하는 방법.
청구항 4
제 3 항에 있어서,
상기 제어 헤더는 논리(logical) 채널 식별자, 프로토콜 식별자, 매체 액세스 제어 길이(length), 제 2 레벨 논
리 채널 식별자를 포함하는, 다수의 매체 액세스 제어 헤더 포맷들의 사용을 원활하게 하는 방법.
청구항 5
제 4 항에 있어서,
상기 프로토콜 식별자는 상기 매체 액세스 제어 프로토콜 데이터 유닛에 캡슐화된(encapsulated) 프로토콜 데이
터 유닛과 연관된 프로토콜 계층을 지정하는, 다수의 매체 액세스 제어 헤더 포맷들의 사용을 원활하게 하는 방
법.
청구항 6
제 5 항에 있어서,
상기 프로토콜 식별자는 매체 액세스 제어 프로토콜 데이터 유닛, 무선 링크 제어 프로토콜 데이터 유닛 또는
패킷 데이터 컨버전스(convergence) 프로토콜 데이터 유닛 중 적어도 하나를 지정하는, 다수의 매체 액세스 제
어 헤더 포맷들의 사용을 원활하게 하는 방법.
청구항 7
삭제
청구항 8
제 1 항에 있어서,
상기 매체 액세스 제어 길이는 가변적(variable)인, 다수의 매체 액세스 제어 헤더 포맷들의 사용을 원활하게
등록특허 10-1129850
- 2 -
하는 방법.
청구항 9
제 8 항에 있어서,
상기 매체 액세스 제어 길이는 0 비트, 7 비트, 또는 15 비트 중 적어도 하나를 포함하는, 다수의 매체 액세스
제어 헤더 포맷들의 사용을 원활하게 하는 방법.
청구항 10
제 3 항에 있어서,
상기 패드 헤더는 논리 채널 식별자 및 예약(reserved) 필드를 포함하는, 다수의 매체 액세스 제어 헤더 포맷들
의 사용을 원활하게 하는 방법.
청구항 11
가변 매체 액세스 제어 헤더들의 사용을 원활하게 하는 통신 장치로서,
연관된 프로토콜 데이터 유닛에 포함된 데이터의 형태를 결정하기 위한 수단;
상기 결정된 데이터의 형태에 해당하는 헤더 포맷에 따라 매체 액세스 제어 헤더를 생성하기 위한 수단 ?상기
헤더는 논리 채널 식별자, 매체 액세스 제어 길이, 및 매체 액세스 제어 길이의 크기를 포함함?; 및
상기 매체 액세스 제어 헤더 및 상기 연관된 프로토콜 데이터 유닛을 전송하기 위한 수단을 포함하는,
가변 매체 액세스 제어 헤더들의 사용을 원활하게 하는 통신 장치.
청구항 12
제 11 항에 있어서,
상기 데이터의 형태는 제어 데이터, 사용자 데이터 또는 패드 데이터 중 적어도 하나를 포함하는, 가변 매체 액
세스 제어 헤더들의 사용을 원활하게 하는 통신 장치.
청구항 13
가변 매체 액세스 제어 헤더들의 사용을 원활하게 하는 통신 장치로서,
연관된 프로토콜 데이터 유닛에 포함된 데이터의 형태를 결정하기 위한 수단;
상기 결정된 데이터의 형태에 해당하는 헤더 포맷에 따라 매체 액세스 제어 헤더를 생성하기 위한 수단 및
상기 매체 액세스 제어 헤더 및 상기 연관된 프로토콜 데이터 유닛을 전송하기 위한 수단을 포함하며,
상기 헤더 포맷은 제어 헤더, 사용자 헤더, 또는 패드 헤더 중 적어도 하나를 포함하는,
가변 매체 액세스 제어 헤더들의 사용을 원활하게 하는 통신 장치.
청구항 14
제 13 항에 있어서,
상기 제어 헤더는 논리 채널 식별자, 프로토콜 식별자, 매체 액세스 제어 길이, 및 제 2 레벨 논리 채널 식별자
를 포함하는, 가변 매체 액세스 제어 헤더들의 사용을 원활하게 하는 통신 장치.
청구항 15
제 14 항에 있어서,
상기 프로토콜 식별자는 상기 매체 액세스 제어 프로토콜 데이터 유닛에 캡슐화된 프로토콜 데이터 유닛과 연관
된 프로토콜 계층을 지정하는, 가변 매체 액세스 제어 헤더들의 사용을 원활하게 하는 통신 장치.
청구항 16
등록특허 10-1129850
- 3 -
제 15 항에 있어서,
상기 프로토콜 식별자는 적어도 매체 액세스 제어 프로토콜 데이터 유닛, 무선 링크 제어 프로토콜 데이터 유닛
또는 패킷 데이터 컨버전스 프로토콜 데이터 유닛을 지정하는, 가변 매체 액세스 제어 헤더들의 사용을 원활하
게 하는 통신 장치.
청구항 17
제 13 항에 있어서,
상기 헤더는 논리 채널 식별자, 매체 액세스 제어 길이, 및 매체 액세스 제어 길이의 크기를 포함하는, 가변 매
체 액세스 제어 헤더들의 사용을 원활하게 하는 통신 장치.
청구항 18
제 17 항에 있어서,
상기 매체 액세스 제어 길이는 가변적인, 가변 매체 액세스 제어 헤더들의 사용을 원활하게 하는 통신 장치.
청구항 19
제 18 항에 있어서,
상기 매체 액세스 제어 길이는 0 비트, 7 비트 또는 15 비트 중 적어도 하나를 포함하는, 가변 매체 액세스 제
어 헤더들의 사용을 원활하게 하는 통신 장치.
청구항 20
제 13 항에 있어서,
상기 패드 헤더는 논리 채널 식별자 및 예약 필드를 포함하는, 가변 매체 액세스 제어 헤더들의 사용을 원활하
게 하는 통신 장치.
청구항 21
무선 통신 장치로서,
명령들을 보유하는 메모리; 및
상기 메모리에 결합되고 상기 메모리에 보유된 명령들을 실행하도록 구성된 프로세서를 포함하며, 상기 명령들
은,
연관된 매체 액세스 제어 프로토콜 데이터 유닛에 포함된 데이터의 형태 ?상기 데이터의 형태는 제어 데이터,
사용자 데이터 또는 패드 데이터 중 적어도 하나를 포함함? 를 결정하고, 상기 결정된 데이터의 형태에 해당하
는 헤더 포맷에 따라 매체 액세스 제어 헤더를 생성하고, 상기 매체 액세스 제어 헤더 및 상기 연관된 프로토콜
데이터 유닛을 전송하는 것과 관련되며,
상기 헤더는 논리 채널 식별자, 매체 액세스 제어 길이, 및 매체 액세스 제어 길이의 크기를 포함하는,
무선 통신 장치.
청구항 22
컴퓨터-판독가능 매체로서,
적어도 하나의 컴퓨터로 하여금, 연관된 매체 액세스 제어 프로토콜 데이터 유닛에 포함된 데이터의 형태를 결
정하게 하기 위한 코드 ?상기 데이터의 형태는 제어 데이터, 사용자 데이터 또는 패드 데이터 중 적어도 하나를
포함함?;
적어도 하나의 컴퓨터로 하여금, 상기 결정된 데이터의 형태에 해당하는 헤더 포맷에 따라 매체 액세스 제어 헤
더를 생성하게 하기 위한 코드 ?상기 헤더는 논리 채널 식별자, 매체 액세스 제어 길이, 및 매체 액세스 제어
길이의 크기를 포함함?; 및
등록특허 10-1129850
- 4 -
적어도 하나의 컴퓨터로 하여금, 상기 매체 액세스 제어 헤더 및 상기 연관된 프로토콜 데이터 유닛을 전송하게
하기 위한 코드를 포함하는,
컴퓨터-판독가능 매체.
청구항 23
가변 매체 액세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 방법으로서,
매체 액세스 제어 프로토콜 데이터 유닛 및 연관된 헤더를 수신하는 단계;
상기 연관된 헤더의 논리 채널 식별자에 적어도 부분적으로 기초하여 상기 매체 액세스 제어 프로토콜 데이터
유닛에 포함된 데이터의 형태를 결정하는 단계; 및
상기 데이터의 형태 및 하나 이상의 프로토콜 계층들에 따라 상기 매체 액세스 제어 프로토콜 데이터 유닛을 평
가하는 단계를 포함하는,
가변 매체 액세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 방법.
청구항 24
제 23 항에 있어서,
상기 데이터의 형태는 제어 데이터, 사용자 데이터 또는 패드 데이터 중 적어도 하나를 포함하는, 가변 매체 액
세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 방법.
청구항 25
제 24 항에 있어서,
제어 데이터 매체 액세스 제어 헤더에 포함된 프로토콜 식별자에 적어도 부분적으로 기초하여 제어 데이터에 관
해 캡슐화된 제어 데이터 유닛과 연관된 프로토콜 계층을 확인하는(ascertaining) 단계를 더 포함하는, 가변 매
체 액세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 방법.
청구항 26
제 25 항에 있어서,
상기 캡슐화된 제어 데이터를 상기 연관된 프로토콜 계층으로 직접 전달하는 단계를 더 포함하는, 가변 매체 액
세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 방법.
청구항 27
제 24 항에 있어서,
길이 필드의 크기에 적어도 부분적으로 기초하여 상기 연관된 헤더의 길이 필드의 크기를 결정하는 단계를 더
포함하는, 가변 매체 액세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 방법.
청구항 28
가변 매체 액세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 통신 장치로서,
매체 액세스 제어 프로토콜 데이터 유닛 및 연관된 헤더를 수신하기 위한 수단;
상기 연관된 헤더의 논리 채널 식별자에 적어도 부분적으로 기초하여 상기 매체 액세스 제어 프로토콜 데이터
유닛에 포함된 데이터의 형태를 결정하기 위한 수단; 및
상기 데이터의 형태 및 하나 이상의 프로토콜 계층들에 따라 상기 매체 액세스 제어 프로토콜 데이터 유닛을 평
가하기 위한 수단을 포함하는,
가변 매체 액세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 통신 장치.
청구항 29
등록특허 10-1129850
- 5 -
제 28 항에 있어서,
상기 데이터의 형태는 제어 데이터, 사용자 데이터 또는 패드 데이터 중 적어도 하나를 포함하는, 가변 매체 액
세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 통신 장치.
청구항 30
제 29 항에 있어서,
제어 데이터 매체 액세스 제어 헤더에 포함된 프로토콜 식별자에 적어도 부분적으로 기초하여 제어 데이터에 관
해 캡슐화된 제어 데이터 유닛과 연관된 프로토콜 계층을 확인하기 위한 수단을 더 포함하는, 가변 매체 액세스
제어 헤더 포맷들을 이용한 통신을 원활하게 하는 통신 장치.
청구항 31
제 30 항에 있어서,
상기 캡슐화된 제어 데이터를 상기 연관된 프로토콜 계층으로 직접 전달하기 위한 수단을 더 포함하는, 가변 매
체 액세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 통신 장치.
청구항 32
제 28 항에 있어서,
길이 필드의 크기에 적어도 부분적으로 기초하여 상기 연관된 헤더의 길이 필드의 크기를 결정하기 위한 수단을
더 포함하는, 가변 매체 액세스 제어 헤더 포맷들을 이용한 통신을 원활하게 하는 통신 장치.
청구항 33
무선 통신 장치로서,
명령들을 보유하는 메모리; 및
상기 메모리에 결합되고 상기 메모리에 보유된 상기 명령들을 실행하도록 구성된 프로세서를 포함하며, 상기 명
령들은,
매체 액세스 제어 프로토콜 데이터 유닛 및 연관된 헤더를 수신하고, 상기 연관된 헤더의 논리 채널 식별자에
적어도 부분적으로 기초하여 상기 매체 액세스 제어 프로토콜 데이터 유닛에 포함된 데이터의 형태 ?상기 데이
터의 형태는 제어 데이터, 사용자 데이터 또는 패드 데이터 중 적어도 하나일 수 있음? 를 결정하고, 상기 데이
터의 형태 및 하나 이상의 프로토콜 계층들에 따라 상기 매체 액세스 제어 프로토콜 데이터 유닛을 평가하는 것
과 관련되는,
무선 통신 장치.
청구항 34
컴퓨터-판독가능 매체로서,
적어도 하나의 컴퓨터로 하여금, 매체 액세스 제어 프로토콜 데이터 유닛 및 연관된 헤더를 수신하게 하기 위한
코드;
적어도 하나의 컴퓨터로 하여금, 상기 연관된 헤더의 논리 채널 식별자에 적어도 부분적으로 기초하여 상기 매
체 액세스 제어 프로토콜 데이터 유닛에 포함된 데이터의 형태를 결정하게 하기 위한 코드 ?상기 데이터의 형태
는 제어 데이터, 사용자 데이터 또는 패드 데이터 중 적어도 하나일 수 있음?;
적어도 하나의 컴퓨터로 하여금, 상기 데이터의 형태 및 하나 이상의 프로토콜 계층들에 따라 상기 매체 액세스
제어 프로토콜 데이터 유닛을 평가하게 하기 위한 코드를 포함하는,
컴퓨터-판독가능 매체.
명 세 서
등록특허 10-1129850
- 6 -
기 술 분 야
본 출원은 2007년 10월 1일자로 "LONG TERM EVOLUTION MAC HEADER FORMAT OPTIMIZED DESIGN"란 명칭으로 출원[0001]
된 미국 가특허출원 번호 60/976,764호의 우선권을 청구한다. 상기 출원 전체는 본 발명에 참조로 통합된다.
일반적으로 하기의 설명은 무선 통신들에 관한 것으로, 보다 특정하게는 매체(medium) 액세스 제어 헤더 포맷의[0002]
최적 설계에 관한 것이다.
배 경 기 술
무선 통신 시스템들은 예를 들어, 음성(voice), 데이터 등과 같은 다양한 형태들의 통신 콘텐츠를 제공하도록[0003]
광범위하게 배치된다. 통상적 무선 통신 시스템들은 이용가능한 시스템 자원들(이를 테면, 대역폭, 전송 전
력,..)을 공유함으로써 다수의 사용자들과의 통신을 지원할 수 있는 다중-액세스 시스템들일 수 있다. 이러한
다중-액세스 시스템들의 예로는 코드 분할 다중 액세스(CDMA) 시스템들, 시간 분할 다중 액세스(TDMA)
시스템들, 주파수 분할 다중 액세스(FDMA) 시스템들, 직교 주파수 분할 다중 액세스(OFDMA) 시스템들 등이 포함
될 수 있다. 부가적으로, 시스템들은 3세대 파트너쉽 프로젝트(3GPP), 3GPP2, 3GPP 롱-텀 에볼루션(LTE) 등과
같은 사양들(specifications)을 따를 수 있다.
일반적으로, 무선 다중-액세스 통신 시스템들은 다수의 모바일 디바이스들에 대한 통신을 동시적으로 지원할 수[0004]
있다. 각각의 모바일 디바이스는 순방향 및 역방향 링크들을 통한 전송들을 경유하여 하나 이상의 기지국들과
통신할 수 있다. 순방향 링크(또는 다운링크)는 기지국들로부터 모바일 디바이스들로의 통신 링크로 간주되며
역방향 링크(또는 업링크)는 모바일 디바이스들로부터 기지국들로의 통신 링크로 간주된다. 또한, 모바일 디바
이스들과 기지국들 간의 통신들은 단일-입력 단일-출력(SISO) 시스템들, 다중-입력 단일-출력(MISO) 시스템들,
다중-입력 다중-출력(MIMO) 시스템들 등을 통해 설정될 수 있다. 또한, 모바일 디바이스들은 피어-투-피어
(peer-to-peer) 무선 네트워크 구성들에서 다른 모바일 디바이스들(및/또는 다른 기지국들을 갖는 기지국들)과
통신할 수 있다.
종종 무선 통신 디바이스들은 커버리지 구역을 제공하는 하나 이상의 기지국들을 이용한다. 통상적 기지국은[0005]
브로드캐스트, 멀티캐스트 및/또는 유니캐스트 서비스들에 대한 다수의 데이터 스트림들을 전송할 수 있으며,
데이터 스트림은 액세스 단말에 대한 독립적 수신 대상(interest)일 수 있는 데이터 스트림일 수 있다. 이러한
기지국의 커버리지 구역 내에서 액세스 단말은 복합(composite) 스트림에 의해 전달되는(carried) 하나, 하나
보다는 많은, 또는 모든 데이터 스트림들을 수신하는데 이용될 수 있다. 마찬가지로, 액세스 단말은 데이터를
기지국 또는 다른 액세스 단말로 전송할 수 있다.
MIMO 시스템들은 데이터 전송을 위해 다수의(NT) 전송 안테나들 및 다수의(NR) 수신 안테나들을 공통적으로 사용[0006]
한다. NT 전송 안테나들 및 NR 수신 안테나들에 의해 형성되는 MIMO 채널은 공간(spatial) 채널들로 간주될 수
있는 NS 독립 채널들로 분해될 수 있으며, 여기서 이다. NS 독립 채널들 각각은 디멘션
(dimension)에 상응한다. 또한, MIMO 시스템들은 다수의 전송 안테나들 및 수신 안테나들에 의해 생성된 추가
의 디멘션들(dimensionalities)이 이용되는 경우 개선된 성능(이를 테면, 개선된 스펙트럼 효율, 높은 처리량
및/또는 높은 신뢰성)을 제공한다.
발명의 내용
하기에서는 하나 이상의 실시예들의 간략화된 요약이 제시되며, 이는 이러한 실시예들의 기본적 이해를 제공하[0007]
기 위한 것이다. 이러한 요약은 고려되는 모든 실시예들의 광범위한 개요가 아니며, 임의의 또는 모든 실시예
들의 범주를 제한하거나 또는 모든 실시예들의 중요 또는 주요 엘리먼트들을 식별하기 위해 의도된 것은
아니다. 이들의 유일한 목적은 이후 제시되는 상세한 설명부에 대한 서문으로 간략화된 형태로 하나 이상의 실
시예들에 대한 일부 개념을 제시하기 위한 것이다.
본 발명의 하나 이상의 실시예들 및 해당 설명에 따라, 무선 통신에서 다수의 매체 액세스 제어(MAC) 헤더 포맷[0008]
들을 사용하는 것과 관련하여 다양한 양상들이 개시된다. MAC 헤더 포맷들은 프로토콜 데이터 유닛(PDU)에 포
함된 특정 형태의 데이터에 대해 특정화(specialized)될 수 있다. 또한, MAC 헤더들은 불필요한 오버헤드를 발
생시키지 않고 가변 크기들의 페이로드들(payloads)을 수용하는 가변 길이를 가질 수 있다. 또한, 보다 나은
서비스 처리 품질을 확보하기 위해 프로토콜 계층들로의 직접 액세스(direct access) 및 연관된 제어 PDU들의
등록특허 10-1129850
- 7 -
전달을 가능케하는 메커니즘들이 제공된다.
관련된 양상들에 따라, 다수의 매체 액세스 제어 헤더 포맷들의 사용을 원할하게 하는 방법이 제공된다. 방법[0009]
은 연관된 매체 액세스 제어 프로토콜 데이터 유닛에 포함된 데이터의 형태를 결정하는 단계를 포함할 수 있다.
또한, 상기 방법은 결정된 데이터의 형태에 해당하는 헤더 포맷에 따라 매체 액세스 제어 헤더를 생성하는 단계
를 포함할 수 있다. 또한, 상기 방법은 매체 액세스 제어 헤더 및 연관된 프로토콜 데이터 유닛을 전송하는 단
계를 포함할 수 있다.
또 다른 양상은 가변 매체 액세스 제어 헤더들의 사용을 원할하게 하는 통신 장치에 관한 것이다. 통신 장치는[0010]
연관된 프로토콜 데이터 유닛에 포함된 데이터의 형태를 결정하기 위한 수단을 포함할 수 있다. 또한, 통신 장
치는 결정된 데이터의 형태에 해당하는 헤더 포맷에 따라 매체 액세스 제어 헤더를 생성하기 위한 수단을 포함
할 수 있다. 또한, 통신 장치는 매체 액세스 제어 헤더 및 연관된 프로토콜 데이터 유닛을 전송하기 위한 수단
을 포함할 수 있다.
또 다른 양상은 무선 통신 장치에 관한 것이다. 무선 통신 장치는 연관된 매체 액세스 제어 프로토콜 데이터[0011]
유닛에 포함된 데이터의 형태를 결정하고? 상기 데이터의 형태는 제어 데이터, 사용자 데이터 또는 패드 데이터
중 적어도 하나를 포함함?, 결정된 데이터의 형태에 해당하는 헤드 포맷에 따라 매체 액세스 제어 헤더를 생성
하고, 매체 액세스 제어 헤더 및 연관된 프로토콜 데이터 유닛을 전송하는 것과 관련된 명령들을 보유하는 메모
리를 포함할 수 있다. 또한, 무선 통신 장치는 메모리에 결합되며 메모리에 보유된 명령들을 실행하도록 구성
되는 프로세서를 더 포함할 수 있다.
또 다른 양상은 컴퓨터-판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 물건(product)에 관한 것이다. 컴퓨[0012]
터-판독가능 매체는 적어도 하나의 컴퓨터로 하여금 연관된 매체 액세스 제어 프로토콜 데이터 유닛에 포함된
데이터의 형태를 결정하게 하기 위한 코드를 포함할 수 있으며, 상기 데이터의 형태는 제어 데이터, 사용자 데
이터 또는 패드 데이터 중 적어도 하나를 포함한다. 또한, 컴퓨터-판독가능 매체는 적어도 하나의 컴퓨터로 하
여금 결정된 데이터의 형태에 해당하는 헤드 포맷에 따라 매체 액세스 제어 헤더를 생성하게 하기 위한 코드를
포함할 수 있다. 또한, 컴퓨터-판독가능 매체는 적어도 하나의 컴퓨터로 하여금 매체 액세스 제어 헤더 및 연
관된 프로토콜 데이터 유닛을 전송하게 하기 위한 코드를 포함할 수 있다.
본 발명에 개시된 또 다른 양상은 가변 매체 액세스 제어 헤더 포맷들의 통신을 원활하게 하는 방법에 관한 것[0013]
이다. 방법은 매체 액세스 제어 프로토콜 데이터 유닛 및 연관된 헤더를 수신하는 단계를 포함할 수 있다. 또
한, 방법은 적어도 부분적으로 연관된 헤더의 논리(logical) 채널 식별자에 기초하여 패킷 데이터 유닛에 포함
된 데이터의 형태를 결정하는 단계를 포함할 수 있다. 또한, 방법은 데이터의 형태 및 하나 이상의 프로토콜
계층들에 따라 매체 액세스 제어 프로토콜 데이터 유닛을 평가하는 단계를 포함할 수 있다.
또 다른 양상은 가변 매체 액세스 제어 헤더 포맷들의 통신을 원활하게 하는 통신 장치에 관한 것이다. 통신[0014]
장치는 매체 액세스 제어 프로토콜 데이터 유닛 및 연관된 헤더를 수신하기 위한 수단을 포함할 수 있다.
또한, 통신 장치는 적어도 부분적으로 연관된 헤더의 논리 채널 식별자에 기초하여 패킷 데이터 유닛에 포함된
데이터의 형태를 결정하기 위한 수단을 포함할 수 있다. 또한, 통신 장치는 데이터의 형태 및 하나 이상의 프
로토콜 계층들에 따라 매체 액세스 제어 프로토콜 데이터 유닛을 평가하기 위한 수단을 포함할 수 있다.
본 발명에 개시되는 추가의 양상은 메모리를 포함할 수 있는 무선 통신 장치에 관한 것이다. 메모리는 매체 액[0015]
세스 제어 프로토콜 데이터 유닛 및 연관된 헤드를 수신하고, 적어도 부분적으로 연관된 헤더의 논리 채널 식별
자에 기초하여 패킷 데이터 유닛에 포함된 데이터의 형태를 결정하고 ?상기 데이터의 형태는 제어 데이터, 사용
자 데이터 또는 패드 데이터 중 적어도 하나일 수 있음?, 데이터의 형태 및 하나 이상의 프로토콜 계층들에 따
라 매체 액세스 제어 프로토콜 데이터 유닛을 평가하는 것과 관련된 명령들을 보유할 수 있다. 또한, 무선 통
신 장치는 메모리에 결합되며, 메모리에 보유된 명령들을 실행하도록 구성되는 프로세서를 포함할 수 있다.
또 다른 양상은 적어도 하나의 컴퓨터로 하여금 매체 액세스 제어 프로토콜 데이터 유닛 및 연관된 헤드를 수신[0016]
하게 하기 위한 코드를 포함하는 컴퓨터-판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 물건에 관한 것이다.
또한, 컴퓨터-판독가능 매체는 적어도 하나의 컴퓨터로 하여금 적어도 부분적으로 연관된 헤더의 논리 채널 식
별자에 기초하여 패킷에 포함된 데이터의 형태를 결정하게 하기 위한 코드를 포함할 수 있으며, 상기 데이터의
형태는 제어 데이터, 사용자 데이터 또는 패드 데이터 중 적어도 하나일 수 있다. 또한, 컴퓨터-판독가능 매체
는 적어도 하나의 컴퓨터로 하여금 데이터의 형태 및 하나 이상의 프로토콜 계층들에 따라 매체 액세스 제어 프
로토콜 데이터 유닛을 평가하게 하기 위한 코드를 포함할 수 있다.
등록특허 10-1129850
- 8 -
상기 목적 및 관련된 목적을 달성하기 위해, 하나 이상의 실시예들은 이후 상세히 개시되며 특히 청구항들에 지[0017]
적된 특징들을 포함한다. 하기 설명 및 첨부되는 도면들은 하나 이상의 실시예들의 예시적 양상들을 상세히 개
시한다. 그러나, 이러한 양상들은 다양한 실시예들의 원리가 사용되고 개시된 실시예들이 이러한 모든 양상들
및 이들의 등가물을 포함하도록 의도되는 몇 가지 다양한 방식들 표현된다.
도면의 간단한 설명
도 1은 본 발명의 다양한 실시에들에 따르는 무선 통신 시스템의 예시도이다.[0018]
도 2는 무선 통신 환경에서 사용되는 예시적 통신 장치의 예시도이다.
도 3은 가변 길이들을 포함할 수 있는 다양한 MAC 헤더 포맷들의 사용을 원활하게 하는 예시적 무선 통신 시스
템의 예시도이다.
도 4는 본 발명의 양상에 따른 예시적 MAC 헤더 포맷들의 예시도이다.
도 5는 본 발명의 양상에 따른 MAC 헤더의 선택 및 생성을 원활하게 하는 예시적 방법의 예시도이다.
도 6은 양상에 따른 MAC 헤더 수신을 원활하게 하는 예시적 방법의 예시도이다.
도 7은 본 발명의 양상에 따른 다양한 매체 액세스 제어(MAC) 헤더들의 사용을 원활하게 하는 예시적 시스템의
예시도이다.
도 8은 본 발명의 양상에 따라 무선 통신 시스템의 모바일 디바이스와 연관된 통신을 원활하게 하는 예시적 시
스템의 예시도이다.
도 9는 본 발명에 개시된 다양한 시스템들 및 방법들과 관련하여 사용될 수 있는 예시적 무선 네트워크 환경의
예시도이다.
도 10은 무선 통신 시스템에서의 데이터 전송에 헤더 포맷을 사용할지 결정하는 예시적 시스템의 예시도이다.
도 11은 가변 매체 액세스 제어 헤더 포맷들을 포함하는 전송들의 수신을 원활하게 하는 예시적 시스템의 예시
도이다.
발명을 실시하기 위한 구체적인 내용
다양한 실시예들은 도면들을 참조로 개시되며, 여기서 유사한 참조 부호들은 전반적으로 유사한 엘리먼트들로[0019]
간주되어 사용된다. 하기 설명에서는 설명을 목적으로, 하나 이상의 실시예들의 전반적 이해를 돕기 위해 다양
한 특정 세부사항들이 개시된다. 그러나, 이러한 실시예(들)는 이러한 특정 세부사항들 없이 실행되 수 있다
는 것이 인식될 것이다. 다른 예들에서, 하나 이상의 실시예들의 설명을 쉽게 하기 위해 공지된 구조들 및 디
바이스들은 블록 다이어그램으로 도시된다.
본 발명에 사용되는 "콤포넌트", "모듈", "시스템" 및 이와 유사한 용어들은 컴퓨터-관련 엔티티, 하드웨어, 펌[0020]
웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 혹은 실행중인 소프트웨어 중 하나로 간주되도록 의도된다.
예를 들어, 제한되는 것은 아니지만, 콤포넌트는 프로세서상에서 실행되는 프로세스, 프로세서, 객체(object),
실행파일(executable), 실행 쓰레드, 프로그램 및/또는 컴퓨터일 수 있다. 예로써, 컴퓨팅 디바이스 상에서 실
행되는 애플리케이션 및 컴퓨팅 디바이스 모두가 콤포넌트일 수 있다. 하나 이상의 콤포넌트들이 프로세스 및/
또는 실행 쓰레드 내에 상주할 수 있고 콤포넌트는 하나의 컴퓨터에 로컬화되고/되거나 2개 이상의 컴퓨터들 사
이에 분포될 수 있다. 또한, 이러한 콤포넌트들은 다양한 데이터 구조들이 저장된 다양한 컴퓨터 판독가능 매
체로부터 실행될 수 있다. 콤포넌트들은 하나 이상의 데이터 패킷들(이를 테면, 하나의 콤포넌트로부터 로컬
시스템, 분포된 시스템내에서 및/또는 네트워크를 거쳐, 이를 테면 신호에 의해 다른 시스템들을 이용하는 인터
넷을 거쳐 또 다른 컴포넌트와 상호작용하는(interacting) 데이터)을 갖는 신호에 따라 국부적(local) 및/또는
원격(remote) 프로세스들에 의해 통신할 수 있다.
또한, 본 발명에서는 모바일 디바이스와 관련하여 다양한 실시예들이 개시된다. 또한, 모바일 디바이스는 시스[0021]
템, 가입자 유닛, 가입자국, 모바일국, 모바일, 원격국, 원격 단말, 액세스 단말, 사용자 단말, 단말, 무선 통
신 디바이스, 사용자 에이전트, 사용자 디바이스 또는 사용자 장비(UE)로 불릴 수 있다. 모바일 디바이스는 셀
룰러 전화, 코드리스 전화, 세션 개시 프로토콜(SIP) 전화, 무선 로컬 루프(WLL) 국, PDA, 무선 접속 능력을 갖
는 핸드헬드 디바이스, 컴퓨팅 디바이스, 또는 무선 모뎀에 접속된 다른 프로세싱 디바이스일 수 있다. 또한,
등록특허 10-1129850
- 9 -
다양한 실시예들이 기지국과 관련하여본 발명에 개시된다. 기지국은 모바일 디바이스(들)과의 통신에 이용될
수 있으며, 또한 액세스 포인트, 노드 B, 이벌브드 노드 B(eNode B 또는 eNB), 송수신 기지국(BTS) 또는 일부
다른 용어로 간주될 수 있다.
또한, 본 발명에 개시되는 다양한 양상들 또는 특징들은 표준 프로그래밍 및/또는 엔지니어링 기술들을 사용하[0022]
는 방법, 장치 또는 제조 물품으로 구현될 수 있다. 본 발명에 사용되는 "제조 물품"이란 용어는 임의의 컴퓨
터-판독가능 디바이스, 캐리어 또는 매체로부터 액세스가능한 컴퓨터 프로그램을 포함하도록 의도된다. 예를
들어, 컴퓨터-판독가능 매체는 제한되는 것은 아니지만, 자기 저장 디바이스들(이를 테면, 하드 디스크, 플로피
디스크, 자기 스트립들, 등), 광학 디스크들(이를 테면, 콤팩트 디스크(CD), DVD, 등), 스마트 카드들, 및 플래
시 메모리 디바이스들(이를 테면, EPROM, 카드, 스틱, 키 드라이브 등)을 포함할 수 있다. 부가적으로, 본 발
명에 개시된 다양한 저장 매체는 정보를 저장하기 위한 하나 이상의 디바이스들 및/또는 다른 기계-판독가능 매
체로 표현될 수 있다. 제한되지 않고, "기계-판독가능 매체"란 용어는 명령(들) 및/또는 데이터를 저장, 보유,
및/또는 전달(carrying)할 수 있는 무선 채널들 및 다양한 다른 매체를 포함할 수 있다.
본 발명에 개시된 기술들은 코드 분할 다중 액세스(CDMA), 시간 분할 다중 액세스(TDMA), 주파수 분할 다중 액[0023]
세스(FDMA), 직교 주파수 분할 다중 액세스(OFDMA), 단일 캐리어 주파수 도메인 멀티플렉싱(SC-FDMA) 및 다른
시스템들과 같은 다양한 무선 통신 시스템들에 대해 이용될 수 있다. "시스템" 및 "네트워크"란 용어들은 상호
교환되게 사용된다. CDMA 시스템은 UTRA(Universal Terrestrial Radio Access), CDMA2000 등과 같은 무선 기
술을 구현할 수 있다. UTRA은 includes 와이드밴드-CDMA(W-CDMA) 및 다른 다양한 CDMA를 포함한다. CDMA2000
는 IS-2000, IS-95 및 IS-856 규격들을 포함한다. TDMA 시스템은 모바일 통신을 위한 글로벌 시스템(GSM)과 같
은 무선 기술을 구현할 수 있다. OFDMA 시스템은 이벌브드 UTRA(E-UTRA), UMB(Ultra Mobile Broadband), IEEE
802.11(Wi-Fi), IEEE 802.16(WiMAX), IEEE 802.20, 플래시-OFDM, 등과 같은 무선 기술을 구현할 수 있다.
UTRA 및 E-UTRA는 UMTS(Universal Mobile Telecommunication System)의 일부이다. 3GPP 롱 텀 이볼루션(LTE)
은 E-UTRA를 사용하는 UMTS의 향후 릴리즈(release)이며, 다운링크 상에서 OFDMA를 이용하고 업링크 상에서 SC-
FDMA를 이용한다. UTRA, E-UTRA, UMTS, LTE 및 GSM는 "3세대 파트너쉽 프로젝트(3GPP)"이란 명칭의 분류로 문
헌들에 개시된다. CDMA2000 및 UMB는 "3세대 파트너쉽 프로젝트 2(3GPP2)"이란 명칭의 분류로 문헌들에 개시된
다.
도 1을 참조로, 본 발명에 제시되는 다양한 실시예들에 따라 무선 통신 시스템(100)이 예시된다. 시스템(100)[0024]
은 다수의 안테나 그룹들을 포함할 수 있는 기지국(102)을 포함한다. 예를 들어, 하나의 안테나 그룹은 안테나
들(104, 106)을 포함할 수 있고, 또 다른 그룹은 안테나들(108, 110)을 포함할 수 있고, 추가 그룹은 안테나들
(112, 114)을 포함할 수 있다. 각각의 안테나 그룹에 2개의 안테나들이 예시된다; 그러나, 보다 많은 또는 보
다 적은 안테나들이 각각의 그룹에 이용될 수 있다. 부가적으로 기지국(102)은 송신기 체인 및 수신기 체인을
포함할 수 있고, 이들 각각은 당업자들에 의해 인식되는 바와 같이, 신호 전송 및 수신과 연관된 다수의 콤포넌
트들(이를 테면, 프로세서들, 변조기들, 멀티플렉서들, 복조기들, 디멀티플렉서들, 안테나들, 등)을 포함할 수
있다.
기지국(102)은 모바일 디바이스(116) 및 모바일 디바이스(122)와 같이 하나 이상의 모바일 디바이스들과 통신할[0025]
수 있다; 그러나, 실질적으로 기지국(102)은 모바일 디바이스들(116, 122)과 유사한 임의의 수의 모바일 디바이
스들과 통신할 수 있다는 것이 인식될 것이다. 모바일 디바이스들(116, 122)은 예를 들어, 셀룰러 전화들, 스
마트 전화들, 랩톱들, 핸드헬드 통신 디바이스들, 핸드헬드 컴퓨팅 디바이스들, 위성 라디오들, 글로벌 위치결
정 시스템들, PDA들, 및/또는 무선 통신 시스템(100) 통해 통신할 수 있는 임의의 다른 적절한 디바이스일 수
있다. 도시된 것처럼, 모바일 디바이스(116)는 안테나들(112, 114)과 통신하며, 안테나들(112, 114)는 순방향
링크(118)를 통해 모바일 디바이스(116)로 정보를 전송하고 역방향 링크(120)를 통해 모바일 디바이스(116)로부
터 정보를 수신한다. 또한, 모바일 디바이스(122)는 안테나들(104, 106)과 통신하며, 안테나들(104, 106)은 순
방향 링크(124)를 통해 모바일 디바이스(122)로 정보를 전송하고 역방향 링크(126)를 통해 모바일 디바이스
(122)로부터 정보를 수신한다. 주파수 분할 듀플렉스(FDD) 시스템에서, 예를 들어, 순방향 링크(118)는 역방
향 링크(120)에 의해 사용되는 것과 상이한 주파수 대역을 이용할 수 있고, 순방향 링크(124)는 역방향 링크
(126)에 의해 사용되는 것과 상이한 주파수 대역을 사용할 수 있다. 또한, 시간 분할 듀플렉스(TDD) 시스템에
서, 순방향 링크(118) 및 역방향 링크(120)는 공통 주파수 대역을 이용할 수 있고 순방향 링크(124) 및 역방향
링크(126)는 공통 주파수 대역을 이용할 수 있다.
각각의 그룹의 안테나들 및/또는 이들이 통신하도록 지정된 구역은 기지국(102)의 섹터로 간주될 수 있다. 예[0026]
를 들어, 안테나 그룹들은 기지국(102)에 의해 커버되는 구역의 섹터에서 모바일 디바이스들과 통신하도록 지정
등록특허 10-1129850
- 10 -
될 수 있다. 순방향 링크들(118, 124)을 통한 통신시, 기지국(102)의 전송 안테나들은 모바일 디바이스들(116,
122)에 대한 순방향 링크들(118, 124)의 신호-대-잡음 비를 개선하기 위해 빔형성을 이용할 수 있다. 이는 예
를 들어, 원하는 방향들에서 신호들을 조정(steer)하기 위해 프리코더(precoder)를 이용함으로써 제공될 수 있
다. 또한, 기지국(102)은 연관된 커버리지를 통해 랜덤하게 산재된(scattered) 모바일 디바이스들(116, 122)로
빔형성을 전송하는데 이용되지만, 인접 셀들의 모바일 디바이스들은 단일 안테나를 통해 그의 모든 모바일 디바
이스들로 전송되는 기지국과 비교할 때 간섭을 덜 받을 수 있다. 그러나, 모바일 디바이스들(116, 122)은 일례
로 피어-투-피어 또는 애드 훅(ad hoc) 기술을 사용하여 서로 직접 통신할 수 있다. 일례에 따라, 시스템(100)
은 다중-입력 다중-출력(MIMO) 통신 시스템일 수 있다. 또한, 시스템(100)은 FDD, TDD 등과 같은 통신 채널들
(이를 테면, 순방향 링크, 역방향 링크,...)을 분할하기 위해 실질적으로 임의의 형태의 듀플렉싱 기술을 이용
할 수 있다.
도 2를 참조로, 무선 통신 환경 내에서 이용되는 통신 장치(200)가 예시된다. 통신 장치(200)는 기지국 또는[0027]
기지국의 일부, 모바일 디바이스 또는 모바일 디바이스의 일부, 또는 실질적으로 무선 통신 환경에서 전송된 데
이터를 수신하는 임의의 통신 장치들일 수 있다. 통신 시스템들에서, 통신 장치(200)는 가변 매체 액세스 제어
헤더 포맷들이 이용될 수 있게 하기에 개시되는 콤포넌트들을 이용할 수 있다.
통신 장치(200)는 통신을 위해 다양한 프로토콜 계층들과 연관된 프로토콜들을 레버리징(leverage)할 수 있다.[0028]
이를 테면, 통신 장치(200)는 RRC 프로토콜 기능을 제공할 수 있는 무선 자원 제어(RRC) 모듈(202)일 수 있다.
예를 들어, RRC 모듈(202)은 모바일 디바이스들, 기지국들과 통신 네트워크 사이의 플레인 시그널링(plane
signaling) 제어를 원활하게 할 수 있다. 또한, RRC 모듈(202)은 접속 설정(establishment) 및 해제
(release), 시스템 정보 브로드캐스트, 베어러(bearer) 설정, 재구성 및 해제, 접속 모빌리티 프로시저들
(connection mobility procedures), 페이징 통지, 전력 제어 등과 같은 구성적(configurational) 및 연산적
(operational) 동작들을 수행할 수 있다. 또한, 통신 장치(200)는 무선 통신시 PDCP 계층을 관리할 수 있는 패
킷 데이터 컨버전스(PDCP:packet data convergence)를 포함할 수 있다. 예를 들어, PDCP 모듈(204)은 IP 헤더
압축(compression) 및 압축해제(decompression), 사용자 데이터 전송, 무선 베어러들에 대한 시퀀스 수 관리
(maintenance) 등과 같은 것을 수행할 수 있다. 또한, 통신 장치(200)는 RLC 프로토콜 기능을 제공하는 무선
링크 제어(RLC) 모듈(206)을 더 포함할 수 있다. 또한, 통신 장치는 공유 매체에 대한 액세스를 원활하게 할
수 있는 매체 액세스 제어(MAC) 모듈(208)을 포함할 수 있다. 또한, 통신 장치(200)는 신호들을 전송 및 수신
하는데 이용되는 무선 인터페이스를 관리 및 제어할 수는 물리적 계층 모듈(210)을 포함할 수 있다.
PDCP 모듈(204), RLC 모듈(202) 및 MAC 모듈(206)은 각각의 프로토콜들과 연관된 헤더들, 패킷들, 페이로드들,[0029]
프로토콜 데이터 유닛(PDU)들 등에 정보를 생성 및/또는 패킹할 수 있다. 일례에 따라, MAC 모듈(206)은 전송
된 데이터의 형태(이를 테면, 사용자 또는 제어), 상위(higher) 계층 PDU들의 크기, MAC PDU(이를 테면, 패드
PDU)의 목적과 같은 것에 따라 다양한 헤더 포맷들을 사용할 수 있다. 따라서, 통신 장치(200)는 통신 장치
(200)의 전송 요구조건들(needs)에 기초하여 적절한 MAC 헤더 포맷을 결정하는 포맷 선택기(212)를 포함할 수
있다. 예를 들어, 통신 장치(200)가 제어 데이터를 전송하는 경우, 포맷 선택기(212)는 제어 데이터에 대해 적
합한 포맷을 결정할 수 있다. 또한, 통신 장치(200)는 포맷 선택기(212)에 의해 선택된 포맷에 따라 MAC 헤더
를 생성할 수 있는 헤더 인코더(214)를 포함할 수 있다.
일례로, 제한되는 것은 아니지만, MAC 헤더는 MAC PDU를 라우팅하는 적어도 하나의 논리 채널을 특정할 수 있는[0030]
논리 채널 식별자(LCD), MAC 서비스 데이터 유닛(이를 테면, MAC PDU 또는 페이로드)의 길이를 특정하는 길이
필드(length field), 및 연장(extension) 필드와 같은 다양한 정보를 포함할 수 있다. 또 다른 양상에서,
LCID는 사용되는 MAC 헤더 포맷을 표시할 수 있다. 또한, 가변 길이 필드는 광범위한 MAC PDU 크기들을 수용하
는데 이용될 수 있다. 가변 길이 필드는 작은 길이 필드가 작은 MAC PDU들에 대해 이용될 수 있게 하고 큰 길
이 필드가 큰 MAC PDU들에 대해 이용할 수 있게 하여, 불필요한 오버헤드를 최소화시킨다. 가변 길이는 MAC
PDU에 캡슐화되는 가변 크기의 PDCP 또는 RLC PDU들로부터 산출될 수 있다. 상부 계층 제어 메시지들의 직접
전달을 가능케하기 위해, MAC 헤더는 캡슐화된(encapsulated) PUD(이를 테면, RLC 또는 PDCP)의 형태를 식별하
는 필드를 추가적으로 포함할 수 있다. 또한, MAC 헤더는 패딩을 지정하는 특정 표시기들을 포함할 수 있다.
예시 실시예에 따라, 상기 양상들은 LCID 값들에 의해 분류되는 몇 개의 MAC 헤더 포맷 설계들로 지정될 수 있[0031]
다. 이를 테면, 하기 보다 상세히 개시되는 것처럼, '11111'의 LCID 값은 연관된 MAC PDU가 패딩중임을 표시할
수 있다. 또한, 'OOOOO'의 LCID 값은 MAC 헤더가 제어 데이터로 이용되었다는 것을 표시할 수 있다. '11111'
와 'OOOOO' 사이의 임의의 값이 사용자 데이터를 위해 예약될 수 있다.
등록특허 10-1129850
- 11 -
또한, 도시되지는 않았지만, 통신 장치(200)는 전송을 위해 요구되는 MAC 헤더의 타입을 식별하고, 선택된 포맷[0032]
에 따라 MAC 헤더 정보를 인코딩하고, 수신에 따른 특정 MAC 포맷을 식별하는 것들과 연관된 명령들을 보유하는
메모리를 포함할 수 있다는 것이 인식될 것이다. 또한, 메모리는 MAC PDU들에 캡슐화된 상위 계층 제어 메시지
의 직접 전달을 위한 명령들을 보유할 수 있다. 또한, 통신 장치(200)는 실행 명령들(이를 테면, 메모리내에
보유된 명령들, 다른(disparate) 소스로부터 얻어진 명령들,..)과 관련되어 이용될 수 있는 프로세서를 포함할
수 있다.
이제 도 3을 참조로, 가변 길이들을 포함할 수 있는 다양한 MAC 헤더 포맷들의 사용을 원활하게 하는 무선 통신[0033]
시스템(300)이 예시된다. 시스템(300)은 사용자 장비(304)(및/또는 임의의 수의 다른 디바이스들(미도시))와
통신할 수 있는 기지국(302)을 포함한다. 기지국(302)은 순방향 링크 채널 또는 다운링크 채널을 통해 사용자
장비(304)로 정보를 전송할 수 있고; 또한 기지국(302)은 역방향 링크 또는 업링크 채널을 통해 사용자 장비
(304)로부터 정보를 수신할 수 있다. 또한, 시스템(300)은 MIMO 시스템일 수 있다. 추가로, 시스템(300)은
OFDMA 무선 네트워크(이를 테면, 예를 들어, 3GPP, 3GPP2, 3GPP LTE, 등)에서 동작할 수 있다. 또한, 하기 도
시되고 개시된 기지국(302)의 콤포넌트들 및 기능들은 일례로 사용자 장비(304)에 존재할 수 있고 그 반대(vice
versa)일 수도 있다.
기지국(302)은 도 2를 참조로 앞서 개시된 것처럼, 무선 자원 제어(RRC) 모듈(306), 패킷 데이터 컨버전스 프로[0034]
토콜(PDCP) 모듈(308), 무선 링크 제어(RLC) 모듈(310), 매체 액세스 제어(MAC) 모듈(312), 및 물리 계층 모듈
(314)을 갖춘 프로토콜 스택을 포함할 수 있다. 기지국(302)은 임의의 적절한 수의 프로토콜 계층들을 포함할
수 있으며, 본 발명에 개시된 프로토콜 계층들로 해당 개선안(subject innovation)이 본 발명에 개시된 프로토
콜 계층들로 제한되지 않는다는 것이 인식될 것이다. 또한, 기지국(302)은 다수의 포맷들 사이에서의 전송을
위해 MAC 헤더 포맷이 사용되는지를 결정하는 포맷 선택기(316)를 포함할 수 있다. 이를 테면, 포맷 선택기
(316)는 사용자 데이터가 전송되었는지를 결정하고 사용자 데이터에 적합한 포맷을 선택할 수 있다. 또 다른
예로, 포맷 선택기(316)는 제어 데이터가 전송될 것이고 제어 데이터 MAC 헤더 포맷이 선택되었는지를 되었는지
를 결정할 수 있다. 또한, 포맷 선택기(316)는 패딩 헤더 포맷이 사용되어야 하는지를 결정할 수 있다. 또한,
기지국(302)은 포맷 선택기(316)에 의해 선택된 포맷에 따라 MAC 헤더를 생성하는 헤더 인코더(318)를 포함할
수 있다. 또한, 기지국(302)은 이러한 MAC 헤더에 의해 한정됨에 따라 데이터를 기지국(302) 내의 프로토콜 계
층에 통신하기 위해 수신된 MAC 헤더를 자동으로 평가할 수 있는 라우터(320)를 포함할 수 있다. 이를 테면,
제어 데이터 MAC 헤더는 RLC PDU가 캡슐화된 것을 표시하는 제어 데이터 MAC 헤더를 수신할 수 있다. 라우터
(320)는 PDU에 대한 보다 나은 서비스 품질 처리를 제공하기 위해 RLC PDU를 RLC 모듈(310)로 직접 전달할 수
있다.
앞서 도 2를 참조로 개시된 것처럼, 사용자 장비(304)는 무선 자원 제어(RRC) 모듈(322), 패킷 데이터 컨버전스[0035]
프로토콜(PDCP) 모듈(324), 무선 링크 제어(RLC) 모듈(326), 매체 액세스 제어(MAC) 모듈(328), 및 물리적 계
층 모듈(330)을 갖는 프로토콜 스택을 포함할 수 있다. 사용자 장비(304)는 적절한 임의의 수의 프로토콜 계층
들을 포함할 수 있으며 해당 개선안이 본 발명에 개시된 프로토콜 계층들로 제한되지 않는다는 것이 인식될 것
이다. 또한, 사용자 장비(304)는 다수의 포맷들 사이에서의 전송을 위해 MAC 헤더 포맷이 이용되는지를 결정하
는 포맷 선택기(332)를 포함할 수 있다. 이를 테면, 포맷 선택기(332)는 사용자 데이터가 전송되었는지 결정하
고 사용자 데이터에 적합한 포맷을 선택할 수 있다. 또 다른 예로, 포맷 선택기(332)는 제어 데이터가 전송되
고 제어 데이터 MAC 헤더 포맷이 선택되었는지를 결정할 수 있다. 또한, 포맷 선택기(332)는 패딩 헤더 포맷이
사용되어야 하는지를 결정할 수 있다. 또한, 사용자 장비(304)는 포맷 선택기(332)에 의해 선택된 포맷에 따라
MAC 헤더를 생성하는 헤더 인코더(334)를 포함할 수 있다. 또한, 사용자 장비(304)는 이러한 MAC 헤더에 의해
한정됨에 따라 데이터가 사용자 장비(304)내의 프로토콜 계층과 통신하도록 수신된 MAC 헤더를 자동으로 평가할
수 있는 라우터(336)를 포함할 수 있다. 이를 테면, 제어 데이터 MAC 헤더는 RLC PDU가 캡슐화된 것을 표시하
는 제어 데이터 MAC 헤더를 수신할 수 있다. 라우터(336)는 PDU에 대한 보다 나은 서비스 품질 처리를 제공하
기 위해 RLC PDU를 RLC 모듈(326)로 직접 전달할 수 있다. 포맷 선택기들(316, 332) 및 헤더 인코더들(318,
334)은 각각 MAC 모듈들(312, 328)의 일부로서 도시되었지만, 포맷 선택기들 및 헤더 인코더들은 도 3에 도시된
다른 모듈들과 연관되고/연관되거나 개별 모듈들 또는 콤포넌트들일 수 있다.
사용자 장비(304)내의 포맷 선택기(332) 및 헤더 인코더(334)에 의해 생성된 MAC 헤더는 기지국(302)으로 전송[0036]
될 수 있다는 것이 인식될 것이다. MAC 헤더는 기지국(302) 내에 특정하게 한정된 프로토콜 계층으로 데이터를
(이를 테면, MAC 모듈(312) 위로 적어도 하나의 프로토콜 계층을 바이패싱함으로써) 직접 전송하기 위해 라우터
(320)에 의해 평가될 수 있다. 또한, 기지국(302) 내의 포맷 선택기(316) 및 헤더 인코더(318)에 의해 생성된
등록특허 10-1129850
- 12 -
MAC 헤더가 사용자 장비(304)로 통신될 수 있다는 것이 인식될 것이다. MAC 헤더는 사용자 장비(304) 내에 특
정하게 한정된 프로토콜 계층으로 데이터를 직접 전송하도록 라우터(336)에 의해 평가될 수 있다.
MAC 헤더들은 불필요한 오버헤드 없이 다른 계층 PDU들을 효율적으로 캡슐화할 수 있는 가변 길이들을 포함할[0037]
수 있다. 가변 헤더 포맷은 다수의 장점들을 제공한다. 예를 들어, 전송 블록(이를 테며, 기지국(302)과 사용
자 장비(304) 사이에서 전송된 정보의 블록)에 적합한(fit right) VoIP 패킷들에 이용될 수 있는 비 길이 옵션
(no length option)이 이용될 수 있다. VoIP 패킷들로, 1 바이트(byte) MAC 헤더가 충족(suffice)될 수
있다. 다른 MAC 헤더 옵션들은 동작중인(on the fly) 가변 크기 RLC PDU들을 처리하기 위해 가변 길이 필드를
포함한다. 또한, MAC 헤더는 제어 PDU들을 직접 전달하도록 상위 계층들이 MAC 계층을 액세스하게 허용하는 필
드를 포함할 수 있다. 또한, 필드는 동일한 무선 베어러(radio bearer) 상에서 제어 PDU들 및 데이터 PDU들을
멀티플렉싱하는 것과는 대조적으로, 스케줄러가 이러한 PDU들의 보다 나은 서비스 품질 처리를 제공하는 것을
가능케하기 위해 제어 PDU들의 선명도(visibility)를 제공한다.
도 4는 본 발명의 해당 양상에 따른 예시적 MAC 헤더 포맷들(400)을 예시한다. 본 발명에 개시된 포맷들은 포[0038]
맷 선택기(212, 316, 332)에 의해 선택되며 헤더 인코더(214, 318, 334)에 의해 생성될 수 있다. 포맷(402)은
제어 데이터와 연관된 예시적 포맷이다. 포맷(402)은 제어 데이터 헤더로서 헤더를 식별하기 위해 'OOOOO'의
논리 채널 식별자(LCID) 값을 포함한다. 포맷(402)은 캡슐화된 프로토콜 데이터 유닛(PDU)과 연관된 프로토콜
계층을 지정할 수 있는 프로토콜 식별자(PID) 필드를 더 포함할 수 있다. 예시적 예에 따라, PID 필드는 캡슐
화된 RLC 제어 PDU를 표시하기 위해 캡슐화된 MAC 제어 PDU를 표시하는 '01'값 및 캡슐화된 PDCP 제어 PDU를 표
시하는 '10' 값을 가질 수 있다. 다른 PID 값 인코딩들이 사용될 수 있다는 것이 인식될 것이다. 또한, 포맷
(402)은 2개의 예약 필드들, 즉 1 비트 예약 필드(R1) 및 3 비트 예약 필드(R2)를 더 포함할 수 있다. 또한,
비트 연장(extension) 필드(E)가 포함될 수 있다. 일 양상에서, 추가의 필드들이 MAC 헤더에 첨부되는지를 표
시하기 위해 E 필드가 이용될 수 있다. 포맷(402)에서, 헤더와 연관된 MAC PDU 페이로드의 길이를 특정하는 7
비트 MAC 길이 필드가 포함될 수 있다. 제 2 레벨 LCID(LCID2)는 논리 채널이 PDU를 라우팅하는 것을 표시하기
위해 포맷(402)에 제공된다. 일 양상에서, LCID2 필드는 5 비트 정보를 포함할 수 있다.
포맷(404)은 사용자 데이터를 전송하기 위해 이용될 수 있는 예시적 포맷이다. 포맷(404)은 사용자 데이터 헤[0039]
더로서 헤더를 식별하기 위해 'OOOOO' 이상 '11111' 미만의 LCID 필드 값을 포함할 수 있다. 포맷(404)은 MAC
길이 필드의 크기를 표시하는 MAC 길이 필드(LM)의 길이를 더 포함할 수 있다. 이를 테면, '00'의 LM 값은 MAC
길이 필드가 존재하지 않는다(이를 테면, 길이는 물리적 계층에 의해 제공됨)는 것을 지정할 수 있다. '01'의
LM 값은 7-비트 MAC 길이가 1-비트 E 필드로 이어지는(followed by) 헤더에 포함된다는 것을 나타낼 수 있다.
'10'의 LM 값은 1-비트 E 필드로 이어지는 15-비트 MAC 길이 필드를 지정할 수 있다. 또한, 포맷(404)은 1-비
트 예약 필드(R1)를 포함할 수 있다. 도 4에서, 포맷(404)은 15-비트 MAC 길이 필드로 표시된다. 그러나, 앞
서 개시된 것처럼 다른 MAC 길이들이 사용될 수 있다는 것이 인식될 것이다.
포맷(406)은 페이딩을 위해 이용될 수 있는 예시적 포맷이다. 포맷(406)은 MAC 패드 PDU에 대한 패딩 헤더로서[0040]
헤더를 식별하기 위해 '11111'의 LCID 필드 값을 포함할 수 있다. 8-비트 헤더를 산출하기 위해, 3-비트 예약
필드(Rl)가 포함될 수 있다. 일례로, Rl 필드는 '000'의 값으로 인코딩된다.
도 5-6을 참조로, 무선 통신시 가변 MAC 헤더 포맷들을 사용하는 것과 관련된 방법들이 내부에 캡슐화된 데이터[0041]
의 형태에 대해 특정하게 지정된다. 설명의 간략화를 위해, 방법들은 일련의 동작들로 도시 및 개시되나, 이러
한 방법들이 동작 순서로 제한되지 않고, 하나 이상의 실시예들에 따라 일부 동작들은 본 발명에 개시되고 도시
된 것과 다른 동작들과 동시적으로 및/또는 상이한 순서로 이루어질 수 있다는 것이 이해될 것이다. 예를
들어, 당업자들은 방법이 상태 다이어그램과 같이, 일련의 상관된 상태들 또는 이벤트들로서 대안적으로 표현될
수 있다는 것을 이해 및 인식할 것이다. 그러나, 예시된 동작들 모두가 하나 이상의 실시예들에 따른 방법을
구현하는데 요구되는 것은 아니다.
도 5를 참조로 본 발명의 해당 양상에 따른 MAC 헤더의 선택 및 생성을 원활하게 하는 방법(500)이 예시된다.[0042]
일례로, 방법(500)은 기지국(이를 테면, NodeB, 이벌브드 NodeB, 액세스 포인트,..)에 의해 데이터를 모바일 디
바이스들로 전송하고/전송하거나 모바일 디바이스에 의해 데이터를 기지국으로 전송하기 위해 이용될 수 있다.
참조번호 502에서, MAC 헤더 형태가 결정된다. 예를 들어, MAC 헤더 형태는 제어 데이터 헤더, 사용자 데이터
헤더, 또는 패딩 헤더일 수 있다. 참조번호 504에서, 헤더가 사용자 데이터 헤더인지 여부에 대한 결정이 이루
어진다. 헤더가 사용자 데이터인 경우, 방법은 참조번호 506으로 진행되며 여기서 MAC 프로토콜 데이터 유닛의
길이가 확정된다(ascertained). 이를 테면, 페이로드의 크기가 결정된다. 참조번호 508에서, 헤더의 가변 MAC
등록특허 10-1129850
- 13 -
길이 필드의 크기가 설정된다. 예를 들어, MAC 길이 필드의 크기는 작은 MAC 길이 필드가 작은 PDU들에 대해
설정되고 큰 MAC 길이 필드가 큰 PDU들을 이용하도록, MAC PDU의 길이와 상관될 수 있다. 예시에 따라, 가변
MAC 길이 필드의 크기는 0(zero) 비트, 7 비트 또는 15 비트 중 하나일 수 있다. 참조번호 510에서, MAC 길이
필드 및 MAC 길이 필드의 크기에 따라 사용자 데이터 헤더가 생성된다.
헤더가 504에서 사용자 데이터가 아니라고 결정되면, 방법(500)은 참조번호 512로 진행되며, 프로토콜 데이터[0043]
유닛이 패드 PDU 인지 여부에 대한 결정이 이루어진다. 만약 그렇다면, 방법(500)은 참조번호 514로 진행되며,
여기서 패드 헤더가 생성된다. 만약 그렇지 않다면, 방법(500)은 참조번호 516으로 진행되며, 여기서 MAC PDU
에 캡슐화된 제어 PDU의 형태가 확정된다. 일례로, 캡슐화된 제어 PDU는 MAC 제어 PDU, RLC 제어 PDU 또는
PDCP 제어 PDU일 수 있다. 참조번호 518에서, 헤더와 연관된 논리 채널이 결정된다. 이를 테면, 논리 채널은
MAC PDU가 라우팅되는 채널일 수 있다. 참조번호 520에서, 제어 PDU의 형태를 지정하는 필드 및 논리 채널을
표시하는 필드를 포함하는 제어 데이터 헤더가 생성된다.
도 6을 참조로, 일 양상에 따라 MAC 헤더들의 수신을 원활하게 하는 방법(600)이 예시된다. 특히, 방법(600)은[0044]
기지국 및/또는 모바일 디바이스에 의해 데이터 형태에 대해 특정하게 지정된 가변 길이 MAC 헤더들을 수신 및
처리하기 위해 이용될 수 있다. 참조번호 602에서, MAC PDU 및 헤더가 수신된다. 참조번호 604에서, MAC PDU
및 헤더와 연관된 데이터 형태가 결정된다. 예를 들어, MAC PDU는 제어 데이터 PDU, 사용자 데이터 PDU 또는
패드 PDU일 수 있다. 참조번호 606에서, PDU가 제어 데이터인지 여부에 대한 결정이 이루어진다. 만약 그런
경우, 방법(600)은 참조번호 608로 진행되며 여기서 캡슐화된 PDU 형태가 확인된다. 이를 테면, 캡슐화된 PDU
는 MAC 제어 PDU, PDCP 제어 PDU 또는 RLC 제어 PDU일 수 있다. 참조번호 510에서, MAC가 직접 액세스되어 캡
슐화된 PDU는 캡슐화된 PDU와 연관된 프로토콜 계층으로 직접 전달된다. 예를 들어, PDU가 PDCP PDU인 경우,
캡슐화된 PDU는 PDPC 프로토콜 계층 모듈로 직접 전달된다. 참조번호 612에서, MAC PDU가 처리된다. 예를 들
어, PDU는 MAC 계층 모듈에 의해 처리, MAC 계층에 의해 부분적으로 처리 및 상위 계층들로 통과 및/또는 상위
계층들로 직접 통과될 수 있다.
본 발명에 개시된 하나 이상의 양상들에 따라, 적절한 MAC 헤더 포맷을 선택하고, 캡슐화된 PDU와 연관된 프로[0045]
토콜을 결정하고, 헤더의 형태를 확인하는 등과 관련된 추론들이 이루어질 수 있다는 것이 인식될 것이다. 본
발명에서 사용되는 것처럼, "추론하다" 또는 "추론"이란 용어는 일반적으로 이벤트들 및/또는 데이터를 통해 포
착된 관찰들의 세트로부터 시스템, 환경 및/또는 사용자의 상태들을 추론 또는 추리하는 프로세스로 간주된다.
추론은 예를 들어 특정 콘텍스트 또는 동작을 식별하기 위해 이용되거나, 혹은 예를 들어 상태들에 대한 확률
분포를 생성할 수 있다. 추론은 확률론(probabilistic), 즉 데이터 및 이벤트들의 고려사항에 기초하여 해당
상태들에 대한 확률 분포의 계산일 수 있다. 또한, 추론은 이벤트들 및/또는 데이터 세트로부터 상위-레벨
(higher-level) 이벤트들을 구성하기 위해 사용되는 기술들로 간주될 수 있다. 이러한 추론은 이벤트들이 시간
적 근접도(temporal proximity)에 가깝게 상관되는지 또는 상관되지 않는지, 그리고 이벤트들 및 데이터가 하나
또는 몇 개의 이벤트 및 데이터 소스들로부터 산출되는지 여부에 따라, 관찰된 이벤트들 및/또는 저장된 이벤트
데이터의 세트로부터 새로운 이벤트들 또는 동작들의 구성을 산출할 수 있다.
도 7은 본 발명의 해당 양상에 따른 다양한 매체 액세스 제어(MAC) 헤더들의 사용을 원활하게 하는 모바일 디바[0046]
이스(700)의 예시도이다. 모바일 디바이스(700)는 개시된 해당 주제의 양상에 따라 무선 통신 시스템에서 모바
일 디바이스와 연관된 통신을 원활하게 할 수 있다. 모바일 디바이스(700)는 예를 들어, 시스템(100), 시스템
(200), 시스템(300), 방법(500) 및 방법(600)과 관련하여 보다 상세하게 개시된 것처럼, 모바일 디바이스(116,
122, 200, 및/또는 304)와 동일하거나 유사할 수 있고/있으며 동일한 또는 유사한 기능을 포함할 수 있다.
모바일 디바이스(700)는 이를 테면 수신 안테나(미도시)로부터 신호를 수신하고, 수신된 신호를 통해 통상적 동[0047]
작들(이를 테면, 필터링, 증폭, 다운컨버팅 등)을 수행하고 샘플들을 얻기 위해 조정된 신호를 디지털화하는 수
신기(702)를 포함한다. 예를 들어, 수신기(702)는 MMSE 수신기일 수 있으며 수신된 심볼들을 복조시킬 수 있고
채널 추정을 위해 수신된 심볼들을 프로세서(706)에 제공할 수 있는 복조기(704)를 포함할 수 있다. 프로세서
(706)는 수신기(702)에 의해 수신된 정보를 분석하고 및/또는 송신기(716)에 의한 전송을 위한 정보를 생성하도
록 전용된 프로세서, 모바일 디바이스(700)의 하나 이상의 콤포넌트들을 제어하는 프로세서, 및/또는 수신기
(702)에 의해 수신된 정보를 분석하고 송신기(716)에 의한 전송을 위한 정보를 생성하고, 모바일 디바이스(70
0)의 하나 이상의 콤포넌트들을 제어하는 프로세서일 수 있다. 또한, 모바일 디바이스(700)는 신호들(이를 테
면, 데이터)를 이를 테면 기지국(이를 테면, 102, 200, 302), 다른 모바일 디바이스(이를 테면 122) 등으로 전
송하는 것을 원활하게 하기 위해 송신기(716)와 협력하여 동작할 수 있는 변조기(714)를 포함할 수 있다.
등록특허 10-1129850
- 14 -
부가적으로, 모바일 디바이스(700)는 프로세서(706)에 동작가능하게 결합되며 전송된 데이터, 수신된 데이터,[0048]
이용가능한 채널들과 관련된 정보, 분석된 신호 및/또는 간섭 강도와 연관된 데이터, 할당된 채널과 관련된 정
보, 전력, 레이트(rate) 등과 같은 것을 저장할 수 있는 메모리(708)를 포함할 수 있다. 부가적으로, 메모리
(708)는 (이를 테면, 성능 기반, 용량 기반 등의) 채널 추정 및/또는 이용과 연관된 프로토콜들 및/또는 알고리
즘들을 저장할 수 있다. 또한, 메모리(708)는 모바일 디바이스(700)에 의해 서비스되는 하나 이상의 베어러들
과 관련된 우선순위화된(prioritized) 비트 레이트들, 최대 비트 레이트들, 큐 크기들 등을 보유할 수 있다.
본 발명에 개시된 데이터 저장기(이를 테면, 메모리(708))는 휘발성 메모리 또는 비휘발성 메모리일 수 있으며,[0049]
혹은 휘발성 및 비휘발성 메모리 모두를 포함할 수 있다는 것이 인식될 것이다. 제한되지 않는 예로써, 비휘발
성 메모리는 리드 온리 메모리(ROM), 프로그램가능 ROM(PROM), 전기적으로 프로그램가능한 ROM(EPROM), 전기적
으로 소거가능한 PROM(EEPROM), 또는 플래시 메모리를 포함할 수 있다. 휘발성 메모리는 외부 캐시 메모리로서
동작하는 랜덤 액세스 메모리(RAM)를 포함할 수 있다. 제한되지 않는 예로써, RAM은 동기식 RAM(SRAM), 동적
RAM(DRAM), 동기식 DRAM(SDRAM), 더블 데이터 레이트 SDRAM(DDR SDRAM), 인핸스드 SDRAM(ESDRAM), 싱크링크
DRAM(SLDRAM), 및 직접 램버스 RAM(DRRAM)과 같이 다양한 형태들로 이용가능하다. 제한되지 않고, 해당 시스템
들 및 방법들의 메모리(708)는 이들 및 임의의 다른 적절한 형태들의 메모리를 포함하도록 의도된다.
프로세서(706)는 매체 액세스 제어 프로토콜과 연관된 동작들을 원활하게 학 위해 MAC 모듈(710)에 동작가능하[0050]
게 결합될 수 있다. 또한, MAC 모듈(710)은 모바일 디바이스(700)에 의해 전송된 데이터의 형태에 기초하여
MAC 헤더 포맷을 선택할 수 있다. 이를 테면, MAC 모듈(710)은 제어 데이터 사용자 데이터 및 패딩을 위한 고
유한(unique) 포맷들을 사용할 수 있다. 또한, 프로세서(706)는 모바일 디바이스(700)에 의한 수신시 MAC 계층
PDU들을 직접 액세스할 수 있는 라우터(712)에 결합될 수 있다. 라우터(712)는 MAC 계층 PDU가 상위 계층 PDU
를 캡슐화하고 캡슐화된 PDU를 상위 계층으로 직접 전달하는지를 결정할 수 있다. 또한, 모바일 디바이스(70
0)는 이를 테면, 기지국, 다른 모바일 디바이스 등에 대해 신호를 각각 변조 및 전송하는 변조기(714) 및 송신
기(716)를 더 포함한다. 프로세서(706)와 분리된 것으로 도시되었지만, MAC 모듈(710), 라우터(712), 복조기
(704), 및/또는 변조기(714)가 프로세서(706) 또는 다수의 프로세서들(미도시)의 일부일 수 있다는 것이 인식될
것이다.
도 8은 개시된 해당 주제의 양상에 따라 무선 통신 시스템의 모바일 디바이스와 연관된 통신들을 원활하게 할[0051]
수 있는 시스템(800)의 예시도이다. 시스템(800)은 다수의 수신 안테나들(806)을 통해 하나 이상의 모바일 디
바이스들(804)로부터 신호(들)를 수신하는 수신기(810), 및 전송 안테나(808)를 통해 하나 이상의 모바일 디바
이스들(804)로 신호(들)를 전송하는 송신기(824)를 포함하는 기지국(802)(이를 테면, 액세스 포인트,..)을 포함
한다. 수신기(810)는 수신 안테나들(806)로부터 정보를 수신할 수 있고 수신된 정보를 복조시키는 복조기(81
2)와 동작가능하게 연관된다. 복조된 심볼들은 수신기(810)에 의해 수신된 정보를 분석하하고 송신기(824)에
의한 전송을 위한 정보를 생성하도록 전용된 프로세서, 기지국(802)의 하나 이상의 콤포넌트들을 제어하는 프로
세서, 및/또는 동시적으로 수신기(810)에 의해 수신된 정보를 분석하고 송신기(824)에 의한 전송을 위한 정보를
생성하고, 기지국(802)의 하나 이상의 콤포넌트들을 제어하는 프로세서일 수 있는 프로세서(814)에 의해 분석된
다. 또한, 프로세서(814)는 도 6과 관련하여 앞서 개시된 프로세서와 유사할 수 있으며, 신호(이를 테면, 파일
럿) 강도 및/또는 간섭 강도를 추정하는 것과 관련된 정보, 모바일 디바이스(들)(804)(또는 다른
기지국(미도시))로부터 전송 및 수신된 데이터, 및/또는 앞서 개시된 다양한 동작들 및 기능들을 수행하는 것과
관련된 임의의 다른 적절한 정보를 저장하는 메모리(816)와 결합된다.
또한, 메모리(816)는 전송된 데이터, 수신된 데이터, 이용가능한 채널들과 관련된 정보, 분석된 신호 및/또는[0052]
간섭 강도와 연관된 데이터, 할당된 채널과 관련된 정보, 전력, 레이트(rate) 또는 이와 유사한 것, 및 채널을
추정하고 채널을 통해 통신되는 임의의 다른 적절한 정보를 저장할 수 있다. 부가적으로, 메모리(816)는 (이를
테면, 성능 기반, 용량 기반 등) 채널의 추정 및/또는 이용과 연관된 프로토콜들 및/또는 알고리즘들을 저장할
수 있다. 또한, 기지국(802)은 이를 테면, 모바일 디바이스들(804), 다른 디바이스 등으로의 신호들(이를
테면, 데이터)의 전송을 원활하게 하기 위해 송신기(824)와 협력하여 동작할 수 있는 변조기(822)를 포함할 수
있다.
본 발명에 개시된 메모리(816)는 휘발성 또는 비휘발성 메모리일 수 있으며, 혹은 휘발성 및 비휘발성 메모리[0053]
모두를 포함할 수 있다는 것이 인식될 것이다. 제한되지 않는 예로써, 비휘발성 메모리는 리드 온리 메모리
(ROM), 프로그램가능 ROM(PROM), 전기적으로 프로그램가능한 ROM(EPROM), 전기적으로 소거가능한 PROM
(EEPROM), 또는 플래시 메모리일 수 있다. 휘발성 메모리는 외부 캐시 메모리로서 동작하는 랜덤 액세스 메모
리(RAM)를 포함할 수 있다. 제한되지 않는 예로서, RAM은 동기식 RAM(SRAM), 동적 RAM(DRAM), 동기식
등록특허 10-1129850
- 15 -
DRAM(SDRAM), 더블 데이터 레이트 SDRAM(DDR SDRAM), 인핸스드 SDRAM (ESDRAM), 싱크링크 DRAM(SLDRAM), 및 직
접 램버스 RAM(DRRAM)과 같이 다양한 형태들로 이용될 수 있다. 해당 시스템들 및 방법들의 메모리(808)는 제
한되지 않고, 이들 및 임의의 다른 적절한 형태들의 메모리를 포함하도록 의도된다.
또한, 프로세서(814)는 매체 제어 프로토콜과 연관된 동작들의 원활하게 할 수 있는 MAC 모듈(818)과 결합된다.[0054]
또한, MAC 모듈(818)은 기지국(802)에 의해 전송된 데이터의 형태에 기초하여 MAC 헤더 포맷을 선택할 수 있다.
이를 테면, MAC 모듈(818)은 제어 데이터, 사용자 데이터 및 패딩을 위한 고유한 포맷들을 사용할 수 있다.
또한, 프로세서(814)는 기지국(802)에 의한 수신시 MAC 계층 PDU들을 직접 액세스할 수 있는 라우터(820)에 결
합될 수 있다. 라우터(820)는 MAC 계층 PDU가 상위 계층 PDU를 캡슐화하고 캡슐화된 PDU를 상위 계층으로 직접
전달하는지를 결정할 수 있다. 또한, 프로세서(814)와 분리된 것으로 도시되었지만, MAC 모듈(818), 라우터
(820), 복조기(812), 및/또는 변조기(822)가 프로세서(814) 또는 다수의 프로세서들(미도시)의 일부일 수 있다
는 것이 인식될 것이다.
도 9는 예시적 무선 통신 시스템(900)을 나타낸다. 간략화를 위해, 무선 통신 시스템(900)은 하나의 기지국[0055]
(910) 및 하나의 모바일 디바이스(950)를 도시한다. 그러나, 시스템(900)이 하나 보다 많은 기지국 및/또는 하
나 보다 많은 모바일 디바이스들을 포함할 수 있고, 여기서 추가의 기지국들 및/또는 모바일 디바이스들은 하기
개시되는 예시적 기지국(910) 및 모바일 디바이스(950)와 실질적으로 유사하거나 상이할 수 있다는 것이 인식될
것이다. 또한, 기지국(910) 및/또는 모바일 디바이스(950)는 무선 통신을 원활하게 하기 위해 본 발명에 개시
된 시스템들(도 1-3 및 도 7-8), 예들(도 4), 및/또는 방법들(도 -6)을 사용할 수 있다는 것이 인식될 것이다.
기지국(910)에서, 다수의 데이터 스트림들에 대한 트래픽 데이터가 데이터 소스(912)로부터 전송(TX) 데이터 프[0056]
로세서(914)로 제공된다. 일례에 따라, 각각의 데이터 스트림은 개별 안테나를 통해 전송될 수 있다. TX 데이
터 프로세서(914)는 코딩된(coded) 데이터를 제공하기 위해 데이터 스트림에 대해 선택된 특정 코딩 방식에 기
초하여 트래픽 데이터 스트림을 포맷, 코딩 및 인터리빙한다.
각각의 데이터 스트림에 대해 코딩된 데이터는 직교 주파수 분할 멀티플렉싱(OFDM) 기술들을 사용하여 파일럿[0057]
데이터와 멀티플렉싱될 수 있다. 부가적으로 또는 대안적으로, 파일럿 심볼들은 주파수 분할 멀티플렉싱(FDM),
시간 분할 멀티플렉싱(TDM), 또는 코드 분할 멀티플렉싱(CDM)될 수 있다. 통상적으로, 파일럿 데이터는 공지된
방식으로 처리되며 채널 응답을 추정하기 위해 모바일 디바이스(950)에서 사용될 수 있다. 각각의 데이터 스트
림에 대해 멀티플렉싱된 파일럿 및 코딩된 데이터는 변조 심볼들을 제공하기 위해 선택된 특정 변조 방식(이를
테면, 이진 위상-이동 키잉(BPSK), 직교 위상-이동 키잉(QPSK), M-위상-이동 키잉(M-PSK), M-직교 진폭 변조(M-
QAM), 등)에 기초하여 변조(이를 테면, 심볼 맵핑)된다. 각각의 데이터 스트림에 대한 데이터 레이트, 코딩 및
변조는 프로세서(930)에 의해 수행 또는 제공되는 명령들에 의해 결정될 수 있다.
데이터 스트림들에 대한 변조 심볼들은 (이를 테면, OFDM에 대한) 변조 심볼들을 추가로 처리할 수 있는 TX[0058]
MIMO 프로세서(920)에 제공될 수 있다. TX MIMO 프로세서(920)는 NT 변조 심볼 스트림들을 NT 송신기들
(TMTR)(922a 내지 922t)에 제공한다. 다양한 실시예들에서, TX MIMO 프로세서(920)는 데이터 스트림들의 심볼
들 및 심볼이 전송되는 안테나에 빔형성 가중치들을 적용한다.
각각의 송신기(922)는 하나 이상의 아날로그 신호들을 제공하기 위해 각각의 심볼 스트림을 수신 및 처리하며,[0059]
MIMO 채널을 통한 전송에 적합한 변조된 신호를 제공하기 위해 아날로그 신호들을 추가로 조정(이를 테면,
증폭, 필터링 및 업컨버팅)한다. 또한, 송신기들(922a 내지 922t)로부터의 NT 변조 신호들이 각각 NT 안테나들
(924a 내지 924t)로부터 전송된다.
모바일 디바이스(950)에서, 전송된 변조 신호들은 NR 안테나들(952a 내지 952r)에 의해 수신되며 각각의 안테나[0060]
(952)로부터 수신된 신호는 각각의 수신기(RCVR)(954a 내지 954r)에 제공된다. 각각의 수신기(954)는 각각의
신호를 조정(이를 테면, 필터링, 증폭 및 다운컨버팅)하며, 샘플들을 제공하기 위해 조정된 신호를 디지털화하
며, 해당하는 "수신된" 심볼 스트림을 제공하기 위해 샘플들을 추가로 처리한다.
RX 데이터 프로세서(960)는 NT "검출된" 심볼 스트림들을 제공하기 위해 특정 수신기 처리 기술에 기초하여 NR[0061]
수신기들(954)로부터 NR 수신된 심볼 스트림들을 수신 및 처리할 수 있다. RX 데이터 프로세서(960)는 데이터
스트림에 대한 트래픽 데이터를 복구(recover)하기 위해 각각의 검출된 심볼 스트림을 변조, 디인터리빙 및 디
코딩할 수 있다. RX 데이터 프로세서(960)에 의한 프로세싱은 기지국(910)에서의 TX MIMO 프로세서(920) 및 TX
데이터 프로세서(914)에 의해 수행되는 프로세싱과 상보적이다.
등록특허 10-1129850
- 16 -
프로세서(970)는 앞서 개시된 것처럼 프리코딩 매트릭스가 이용되는지를 주기적으로 결정할 수 있다. 또한, 프[0062]
로세서(970)는 매트릭스 인덱스 부분 및 랭크 값 부분을 포함하는 역방향 링크 메시지를 형식화(formulate)할
수 있다.
역방향 링크 메시지는 통신 링크 및/또는 수신된 데이터 스트림과 관련하여 다양한 형태들의 정보를 포함할 수[0063]
있다. 역방향 링크 메시지는 데이터 소스(936)로부터 다수의 데이터 스트림들에 대한 트래픽 데이터를 수신하
는 TX 데이터 프로세서(938)에 의해 처리되고, 변조기(980)에 의해 변조되고, 송신기들(954a 내지 954r)에 의해
조정되고, 다시 기지국(910)으로 전송될 수 있다.
기지국(910)에서, 모바일 디바이스(950)로부터 변조된 신호들이 안테나들(924)에 의해 수신되고, 수신기들(92[0064]
2)에 의해 조정되고, 복조기(940)에 의해 복조되며, 모바일 디바이스(950)에 의해 전송된 역방향 링크 메시지를
추출하기 위해 RX 데이터 프로세서(942)에 의해 처리된다. 또한, 프로세서(930)는 프리코딩 매트릭스가 빔형성
가중치들을 결정하기 위해 이용되는지를 결정하기 위해 추출된 메시지를 처리할 수 있다.
프로세서들(930, 970)은 각각 기지국(910) 및 모바일 디바이스(950)에서의 동작을 지시(이를 테면, 제어, 조정,[0065]
관리 등)할 수 있다. 각각의 프로세서들(930, 970)은 프로그램 코드들 및 데이터를 저장하는 메모리(932, 97
2)와 연관될 수 있다. 또한, 프로세서들(930, 970)은 각각 업링크 및 다운링크에 대한 주파수 및 임펄스 응답
추정들을 유추하기 위한 계산들을 수행할 수 있다.
본 발명에 개시된 실시예들은 하드웨어, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 또는 이들의 임의의 조[0066]
합물에서 구현될 수 있다는 것이 이해될 것이다. 하드웨어 구현에 대해, 프로세싱 유닛들은 하나 이상의 ASIC
들, 디지털 신호 프로세서(DSP)들, 디지털 신호 처리 디바이스(DSPD)들, 프로그램가능 논리 디바이스(PLD)들,
필드 프로그램가능 게이트 어레이(FPGA)들, 프로세서들, 제어기들, 마이크로-제어기들, 마이크로프로세서들, 본
발명에 개시된 기능들을 수행하도록 설계된 다른 전자 유닛들, 또는 이들의 조합물 내에서 구현될 수 있다..
실시예들이 소프트웨어, 펌웨어, 미들웨어 또는 마이크로코드, 프로그램 코드 또는 코드 세그먼트들에서 구현될[0067]
때, 이들은 기계-판독가능 매체, 이를 테면 저장 콤포넌트에 저장될 수 있다. 코드 세그먼트는 프로시저
(procedure), 함수, 서브프로그램, 프로그램, 루틴, 서브루틴, 모듈, 소프트웨어 패키지, 클래스, 또는 명령들
의임의 조합, 데이터 구조, 또는 프로그램 명령문에 저장될 수 있다. 코드 세그먼트는 정보, 데이터, 인수들
(arguments), 파라미터들 또는 메모리 콘텐츠들을 전달(passing) 및/또는 수신함으로써 다른 코드 세그먼트 또
는 하드웨어 회로에 결합될 수 있다. 정보, 인수들, 파라미터들, 데이터, 등은 메모리 공유, 메시징 전달
(passing), 토큰 전달, 네트워크 전송 등을 포함하는 임의의 적절한 수단을 사용하여 전달, 포워딩, 또는 전송
될 수 있다.
소프트웨어 구현에 대해, 본 발명에 개시된 기술들은 본 발명에 개시된 기능들을 수행하는 모듈들(이를 테면,[0068]
프로시저들, 함수들 등)로 구현될 수 있다. 소프트웨어 코드들은 메모리 유닛들에 저장되며 프로세서들에 의해
실행될 수 있다. 메모리 유닛들은 프로세서 내부 또는 프로세서 외부에서 구현될 수 있으며, 어느 경우라도,
업계에 공지된 것처럼 다양한 수단을 통해 프로세서와 통신가능하게 결합될 수 있다.
도 10을 참조로, 무선 통신 시스템에서 데이터 전송시 이용되는 헤더 포맷을 결정하는 시스템(1000)이[0069]
예시된다. 예를 들어, 시스템(1000)은 적어도 부분적으로 기지국, 모바일 디바이스 등에 상주할 수 있다. 시
스템(1000)은 프로세서, 소프트웨어, 또는 이들의 조합물(이를 테면, 펌웨어)에 의해 구현되는 기능들을 나타내
는 기능 블록들일 수 있는 기능 블록들을 포함하는 것으로서 표현된다는 것이 인식될 것이다. 시스템(1000)은
결합되어 동작할 수 있는 전기 콤포넌트들의 논리 그룹핑(1002)을 포함한다. 이를 테면, 논리 그룹핑(1002)은
연관된 프로토콜 데이터 유닛에 포함된 데이터의 형태를 결정하기 위한 전기 콤포넌트(1004)를 포함할 수 있다.
또한, 논리 그룹핑(1002)은 결정된 데이터의 형태에 해당하는 헤더 포맷에 따라 매체 액세스 제어 헤더를 생성
하기 위한 전기 콤포넌트(1006)를 포함할 수 있다. 또한, 논리 그룹핑(1002)은 매체 액세스 제어 헤더 및 연관
된 프로토콜 데이터 유닛을 전송하기 위한 전기 콤포넌트(1008)를 포함할 수 있다. 부가적으로, 시스템(1000)
은 전기 콤포넌트들(1004, 1006, 1008)과 연관된 기능들을 실행하기 위한 명령들을 보유하는 메모리(1010)를 포
함할 수 있다. 메모리(1010) 외부에 있는 것을 도시되었지만, 하나 이상의 전기 콤포넌트들(1004, 1006, 100
8)은 메모리(1010) 내에 존재할 수 있다는 것이 이해될 것이다.
도 11을 참조로, 가변 매체 액세스 제어 헤더 포맷들을 포함하는 전송들의 수신을 원활하게 하는 시스템(1100)[0070]
이 예시된다. 예를 들어, 시스템(1100)은 적어도 부분적으로 기지국, 모바일 디바이스 등 내에 상주할 수
있다. 시스템(1100)은 프로세서, 소프트웨어, 또는 이들의 조합물(이를 테면, 펌웨어)에 의해 구현되는 기능들
등록특허 10-1129850
- 17 -
을 표현하는 기능 블록들일 수 있는 기능 블록들을 포함하는 것을 표현된다는 것이 인식될 것이다. 시스템
(1100)은 결합되어 작용할 수 있는 전기 콤포넌트들의 논리 그룹핑(1102)을 포함한다. 이를 테면, 논리 그룹핑
(1102)은 매체 액세스 제어 프로토콜 데이터 유닛 및 연관된 헤더(1104)를 수신하기 위한 전기 콤포넌트(1104)
를 포함할 수 있다. 또한, 논리 그룹핑(1102)은 적어도 부분적으로 연관된 헤더의 논리 채널 식별자에 기초하
여 패킷 데이터에 포함된 데이터의 형태를 결정하기 위한 전기 콤포넌트(1106)를 포함할 수 있다. 또한, 논리
그룹핑(1102)은 데이터의 형태 및 하나 이상의 프로토콜 계층들에 따라 매체 액세스 제어 프로토콜 데이터 유닛
을 평가하기 위한 전기 콤포넌트(1108)를 포함할 수 있다. 부가적으로, 시스템(1100)은 전기 콤포넌트들(1104,
1106, 1108)과 연관된 기능들을 실행하기 위한 명령들을 보유하는 메모리(1110)를 포함할 수 있다. 메모리
(1110) 외부에 있는 것으로 도시되었지만, 하나 이상의 전기 콤포넌트들(1104, 1106, 1108)이 메모리(1110) 내
에 존재할 수 있다는 것이 이해될 것이다.
앞서 개시된 것은 하나 이상의 실시예들의 예를 포함한다. 물론, 앞서 언급된 실시예들을 설명하기 위한 목적[0071]
을 위해 콤포넌트들 또는 방법들에 대해 고려될 수 있는 모든 조합을 개시하는 것은 불가능하지만, 당업자들은
다양한 실시예들의 변환 및 다수의 추가적 조합들이 가능하다는 것을 인식할 것이다. 따라서, 개시된 실시예들
은 첨부되는 청구항들의 범주내에 있는 이러한 변경, 변환 및 변조 모두를 포함하는 것이다. 본 발명의 상세한
설명부 또는 청구항들에서 이용되는 "포함한다(includes)"라는 용어에 대해, 이러한 용어는 "포함하는
(comprising)"이 청구항에서 번역 단어로서 이용될 때 해석되는 것처럼, "포함하는(comprising)"이란 용어와 유
사한 방식으로 포함하는 것을 의도된다.
도면
도면1
등록특허 10-1129850
- 18 -
도면2
도면3
등록특허 10-1129850
- 19 -
도면4
도면5
등록특허 10-1129850
- 20 -
도면6
등록특허 10-1129850
- 21 -
도면7
도면8
등록특허 10-1129850
- 22 -
도면9
도면10
등록특허 10-1129850
- 23 -
도면11
등록특허 10-1129850
- 24 -

보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지(PBGA package having a reinforcement resin)

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2015년03월26일
(11) 등록번호 10-1506130
(24) 등록일자 2015년03월20일
(51) 국제특허분류(Int. Cl.)
H01L 23/28 (2006.01)
(21) 출원번호 10-2012-0098851
(22) 출원일자 2012년09월06일
심사청구일자 2012년09월06일
(65) 공개번호 10-2014-0032585
(43) 공개일자 2014년03월17일
(56) 선행기술조사문헌
WO2012057137 A1*
KR200301358 Y1*
KR1020110128408 A*
*는 심사관에 의하여 인용된 문헌
(73) 특허권자
시그네틱스 주식회사
경기 파주시 탄현면 평화로 711,
(72) 발명자
이효재
경기 고양시 일산서구 가좌3로 45, 211동 203호
(가좌동, 가좌마을2단지아파트)
이창영
경기도 파주시 문발동 560 숲속길 동문굿모닝힐
3단지 307-102
김면수
경기 고양시 일산서구 웅비로12번길 4, 202호 (대
화동)
(74) 대리인
리앤목특허법인
전체 청구항 수 : 총 6 항 심사관 : 장기정
(54) 발명의 명칭 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지
(57) 요 약
밀봉수지와 기판의 경계면에서 발생하는 크랙(crack) 및 박리(delamination) 불량을 개선할 수 있는 보강수지를
포함하는 플라스틱 볼 그리드 어래이 패키지에 관해 개시한다. 이를 위해 본 발명은 상기 밀봉수지 외곽으로 형
성되고 형성된 높이가 밀봉수지보다 낮은 보강수지를 제공한다. 상기 보강수지는 상기 밀봉수지와 동일재질일 수
있으며, 기판의 제1면을 완전히 덮는 구조일 수 있다. 따라서 밀봉수지와 기판의 경계면에서 물리적 충격에 의해
발생되는 스트레스를 상기 보강수지가 흡수하여 크랙 및 박리 불량을 줄일 수 있다.
대 표 도 - 도1
등록특허 10-1506130
- 1 -
특허청구의 범위
청구항 1
반도체 패키지용 기본 프레임으로 사용되는 기판;
상기 기판의 제1면에 탑재된 반도체 칩;
상기 기판과 상기 반도체 칩을 상호 연결하는 도전배선;
상기 기판의 제1면 내에서 상기 반도체 칩과 상기 도전배선을 감싸고, 상기 기판의 제1 면에 대하여 수직하는
측면을 구비하며, 상기 기판의 제1 면의 외곽 부분은 덮지 않는 밀봉수지;
상기 밀봉수지 외곽으로 형성되어 상기 밀봉수지에 의해 덮이지 않은 상기 기판의 제1 면 외곽 부분을 모두 덮
으며, 상기 밀봉수지보다 형성된 높이가 낮고 균일한 두께를 갖는 보강수지; 및
상기 기판의 제2면에 부착된 외부연결단자를 구비하며,
상기 밀봉수지는 빈 공간이 없이 패키지 내부를 채우고,
상기 보강수지의 높이는 상기 밀봉수지의 높이의 10~95% 범위인 것을 특징으로 하는 보강수지를 포함하는 플라
스틱 볼 그리드 어래이(PBGA) 패키지.
청구항 2
삭제
청구항 3
제1항에 있어서,
상기 보강수지는,
상기 밀봉수지와 동일 재질로서 에폭시 몰드 컴파운드(EMC)인 것을 특징으로 하는 보강수지를 포함하는 플라스
틱 볼 그리드 어래이(PBGA) 패키지.
청구항 4
삭제
청구항 5
제1항에 있어서,
상기 플라스틱 볼 그리드 어래이 패키지는,
상기 반도체 칩과 상기 도전 배선을 덮고 상기 밀봉수지 표면으로 노출되는 방열수단을 더 구비하는 것을 특징
으로 하는 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지.
청구항 6
제1항에 있어서,
상기 기판은, 제1면의 인쇄회로패턴을 제2면으로 연장시킬 수 있는 비아를 구비하는 것을 특징으로 하는 보강수
지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지.
청구항 7
제6항에 있어서,
상기 비아는,
일부분이 상기 밀봉수지 외곽에 형성된 것을 특징으로 하는 보강수지를 포함하는 플라스틱 볼 그리드 어래이
등록특허 10-1506130
- 2 -
(PBGA) 패키지.
청구항 8
제1항에 있어서,
상기 도전배선은,
와이어(wire) 및 범프(bump) 중에서 선택된 하나인 것을 특징으로 하는 보강수지를 포함하는 플라스틱 볼 그리
드 어래이(PBGA) 패키지.
명 세 서
기 술 분 야
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩을 감싸 보호하는 수지(resin)를 포함하고,[0001]
외부연결단자로 솔더볼과 같은 도전물질을 포함하는 플라스틱 볼 그리드 어래이 패키지(PBGA package에 관한 것
이다.
배 경 기 술
예전에는 반도체 패키지를 외부로 연결시키기 위해 리드(lead)를 주로 사용하였다. 하지만, 반도체 패키지의[0002]
용량이 증가하고, 반도체 칩의 기능이 다양화됨에 따라 하나의 반도체 패키지 내부에 많은 개수의 입출력 단자
가 필요하게 되었다. 하지만 리드를 입출력 단자로 사용할 경우, 입출력 단자를 증가시키는데 어려움이 있다.
왜냐하면 리드는 단위 면적당 배치할 수 있는 개수에 제한이 있기 때문이다. 이러한 문제를 해결하기 위해 리
드 대신에 단위 면적당, 보다 많은 개수의 입출력 단자를 설계할 수 있는 반도체 패키지가 개발되었으며, 이러
한 반도체 패키지는 리드 대신에 솔더볼과 같은 외부연결단자를 입출력 단자로 사용한다. 솔더볼을 외부연결단
자로 사용하는 대표적인 반도체 패키지가 플라스틱 볼 그리드 어래이(PBGA) 패키지이다.
발명의 내용
해결하려는 과제
본 발명의 사상이 이루고자 하는 기술적 과제는, 플라스틱 볼 그리드 어래이 패키지에서 인쇄회로기판과 밀봉수[0003]
지의 경계 영역에서 스트레스(stress)로 인해 발생하는 인쇄회로기판의 크랙(crack) 불량 혹은 인쇄회로기판과
밀봉수지 사이의 박리 불량(delamination defect)을 감소시켜 전체적인 신뢰성을 개선할 수 있는 보강수지를 포
함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지를 제공하는데 있다.
과제의 해결 수단
본 발명의 기술적 사상의 일 양태에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지는, 반[0004]
도체 패키지용 기본 프레임으로 사용되는 기판과, 상기 기판의 제1면에 탑재된 반도체 칩과, 상기 기판과 상기
반도체 칩을 상호 연결하는 도전배선과, 상기 기판의 제1면 내에서 상기 반도체 칩과 상기 도전배선을 감싸는
밀봉수지와, 상기 밀봉수지 외곽으로 형성되고 밀봉수지보다 형성된 높이가 낮은 보강수지 및 상기 기판의 제2
면에 부착된 외부연결단자를 구비하는 것을 특징으로 한다.
본 발명의 실험적인 실시예에 의하면, 상기 보강수지의 높이는, 상기 밀봉수지 높이의 10~95% 범위일 수[0005]
있으며, 상기 보강수지는, 상기 밀봉수지와 동일 재질인 것이 적합하다.
또한 본 발명의 실험적인 실시예에 의하면, 상기 보강수지는, 상기 밀봉수지가 덮고 있는 기판 제1면의 나머지[0006]
부분을 모두 덮는 것이 적합하다.
바람직하게는, 상기 플라스틱 볼 그리드 어래이 패키지는, 상기 반도체 칩과 상기 도전 배선을 덮고 상기 밀봉[0007]
수지 표면으로 노출되는 방열수단을 더 구비할 수 있다.
한편, 상기 기판은, 제1면의 인쇄회로패턴을 제2면으로 연장시킬 수 있는 비아(via)를 구비할 수 있다. 이때,[0008]
상기 비아는, 일부분이 상기 밀봉수지 외곽에 형성된 것이 적합하다.
본 발명의 바람직한 실시예에 의하면, 상기 도전배선은, 와이어(wire) 및 범프(bump) 중에서 선택된 하나일 수[0009]
등록특허 10-1506130
- 3 -
있으며, 상기 외부연결단자는, 솔더볼일 수 있으며, 상기 밀봉수지는, 재질이 에폭시 몰드 컴파운드(EMC: Epoxy
Mold Compound)인 것이 적합하다.
발명의 효과
따라서, 상술한 본 발명의 기술적 사상에 의하면, 첫째 본 발명에 의하면 밀봉수지 외곽에 추가로 보강수지를[0010]
형성하기 때문에, 밀봉수지와 인쇄회로기판 즉 기판의 경계 영역에서 발생하는 스트레스를 보강수지가 흡수할
수 있다. 따라서 보강수지의 기능에 의해 스트레스로 인하여 발생하는 크랙(crack) 혹은 박리 결함을 억제할 수
있다.
둘째, 본 발명에 따르면, 기판 표면의 솔더 마스크가 형성되는 영역 위에 추가로 보강수지를 덮기 때문에, 솔더[0011]
마스크가 외부로 노출되지 않아 기판 표면에서 발생하는 스크래치 결함을 방지할 수 있다.
셋째, 반도체 패키지의 제조공정 중, 밀봉 수지를 형성하는 몰딩 공정(molding process)에서, 기존에는 단위 반[0012]
도체 패키지를 일행 다수열의 스트립(strip) 단위로 각각의 반도체 패키지를 개별적으로 형성하였으나, 본 발명
에 의한 플라스틱 볼 그리드 어래이 패키지(PBGA package)는, 보강수지에 의해 각각의 반도체 패키지가 연결되
는 형태이기 때문에, 다수행 다수열로 몰딩 공정을 진행할 수 있는 장점이 있다. 이에 따라 생산성을 증대시키
고, 원가 절감 효과를 기대할 수 있다.
도면의 간단한 설명
도 1은 본 발명의 일 실시예에 의한 반도체 패키지의 단면도이다.[0013]
도 2는 도 1의 평면도이다.
도 3은 도 1의 변형예를 설명하기 위한 반도체 패키지의 단면도이다.
도 4는 도 의 평면도이다.
도 5는 도 1의 다른 변형예를 설명하기 위한 반도체 패키지의 단면도이다.
도 6은 본 발명의 적용예를 설명하기 위한 블록도이다.
발명을 실시하기 위한 구체적인 내용
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설[0014]
명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수
있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발
명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는
것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각
구성 요소의 비율은 과장되거나 축소될 수 있다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에[0015]
의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될
수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있
고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. 명세서 상에 기재된 특징,[0016]
숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그
이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으
로 해석될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이[0017]
속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적
으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를
가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해
석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면[0018]
등록특허 10-1506130
- 4 -
에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 의한 반도체 패키지의 단면도이고, 도 2는 도 1의 평면도이다. 도 2의 I-I' 절[0019]
단면은 도 1의 단면을 가리킨다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA)[0020]
패키지(100)는, 반도체 패키지용 기본 프레임으로 사용되는 기판을 포함한다. 상기 기판은 고형 재질의 인쇄회
로기판(rigid type PCB)일 수 있다. 상기 기판(10)은 도면에는 도전층과 절연층이 모두 3층으로 이루어진 인쇄
회로기판을 예시적으로 도시하였으나, 상기 기판은 2층 혹은 그 이상의 층수를 갖는 다층 기판으로 변형하여 적
용해도 무방하다.
상기 기판(10)은, 전면인 제1면에는 솔더 마스크(12)와 본드 핑거(14) 및 다양한 형태의 인쇄회로패턴이 형성되[0021]
고, 밑면인 제2면에도 솔더 마스크와 솔더볼 패드가 형성된 것일 수 있다. 상기 기판(10)은 제1면의 인쇄회로
패턴을 제2면으로 연장시킬 수 있는 비아(16, 18)를 구비할 수 있다. 이때 비아의 일부분(16)은 밀봉수지(50)
외곽에 형성될 수도 있다. 도면에서 참조부호 18은 밀봉수지(50) 안쪽으로 형성된 비아를 나타낸다.
또한, 본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100)는, 상기[0022]
기판(10)의 제1면에 탑재된 반도체 칩(40)과, 상기 기판과 상기 반도체 칩을 상호 연결하는 도전배선(60)을 포
함한다. 이때 상기 반도체 칩(40)은 에폭시 또는 다이접착필름(DAF: Die Attach Film)을 통해 기판(10)의 칩
탑재부 위에 부착된다. 상기 도전배선(60)은 와이어(wire)인 경우를 예시적으로 나타냈으나, 반도체 칩(40)과
기판(10)을 전기적으로 연결하는 것이면 어느 것으로도 변형이 가능하다.
본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100)는, 상기 기판[0023]
(10)의 제1면 내에서 상기 반도체 칩(40)과 상기 도전배선(50)을 감싸는 밀봉수지(50)와, 상기 밀봉수지(50) 외
곽으로 형성되고 밀봉수지보다 형성된 높이가 낮은(도1의 b) 보강수지(20)를 포함한다. 여기서 상기 밀봉수지
(50) 및 보강수지(20)는 동일 재질인 것이 적합하다. 상기 동일 재질은 에폭시 몰드 컴파운드(EMC)일 수 있다.
또한 상기 밀봉수지(50)와 보강수지(20)는 별도의 공정을 통해 각각 따라 형성하지 않고, 한번의 몰딩 공정을
통해 형성되는 것이 적합하다.
상기 보강수지(20)는 밀봉수지(50)가 덮고 있는 기판(10) 제1면의 나머지 부분(도1의 a)을 모두 덮는 것이 적합[0024]
하다. 하지만 보강수지(20)가 기판(10) 제1면의 나머지 부분을 전부 덮지 않도록 설계해도 본 발명에서 달성하
고자 하는 신뢰성 개선의 효과는 어느 정도 달성할 수 있다. 상기 보강수지(20)의 높이(도1의 b)는 밀봉수지
높이의 10~95% 범위에서 설계자의 의도에 따라 다양한 형태로 만들 수 있다.
이때, 상기 보강수지(20)는, 기판(10)의 제1면에서 밀봉수지(50)와 기판(10)의 경계 영역에서 발생하는 스트레[0025]
스를 흡수하여, 크랙이나 박리와 같은 공정 결함이 발생하는 억제하는 역할을 수행한다. 따라서 플라스틱 볼
그리드 어레이 패키지의 신뢰성을 높일 수 있는 역할을 한다. 상기 크랙이나 박리와 같은 공정 결함은, 밀봉수
지(50) 외곽으로 기판(10)의 비아(16)가 형성된 경우, 더욱 심각한 정도로 불량이 발생할 수 있으며, 본 발명에
서는 보강수지(20)를 통해 이러한 문제점을 해결한다.
또한 상기 보강수지(20)는, 기판(10)의 제1면에서 노출되는 솔더 마스크(12)를 덮는 형태로 형성된다.[0026]
따라서, 공정 진행중 혹은 취급 과정에서 솔더 마스크(12)에 스크래치가 발생하거나 손상이 발생하는 문제점을
개선할 수 있다.
마지막으로 본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100)는,[0027]
상기 기판(10)의 제2면에 부착된 외부연결단자(30)를 구비하는 것을 특징으로 한다. 이때, 상기 외부연결단자
(30)는 솔더볼인 것을 예시적으로 도시하였으나, 높이를 낮춘 랜드(land) 형태일 수도 있고, 기판(10)과 상기
반도체 패키지(100)가 탑재되는 메인 기판(main PCB)을 전기적으로 연결할 수 있으면 어떠한 형태로 변형이 가
능하다.
한편, 본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100)의 제조[0028]
방법은, 먼저 기판(10)을 준비하고, 반도체 칩(40)을 기판(10) 위에 에폭시 혹은 다이접착필름(42)으로 부착한
다. 이어서 도전배선, 예컨대 와이어(60)로 반도체 칩(40)의 본드패드와 기판(10)의 본드 핑거(14)를 전기적으
로 연결시킨다. 이어서 한번의 몰딩 공정으로 동일 재질로 이루어진 밀봉수지(50) 및 보강수지(20)를
형성한다. 그 후, 기판(10)의 밑면인 제2면에 솔더볼(30)과 같은 외부연결단자를 부착하고, 마지막으로 다수열
다수행의 매트릭스(matrix) 형태의 기판(10)을 블레이드(blade)를 사용하여 절단한다.
등록특허 10-1506130
- 5 -
여기서, 보강수지(20)를 형성하지 않은 경우는, 기판(10)의 형태가 하나의 열 다수행인 스트립(strip) 형태의[0029]
기판(10)을 사용한다. 하지만 본 발명에 따르면 추가로 보강수지(20)를 형성하기 때문에 기판(10)을 다수열 다
수행의 매트릭스 형태의 기판(10)을 사용하여 플라스틱 볼 그리드 어래이 패키지(PBGA package)를 제조할 수 있
기 때문에 생산성을 높이고 반도체 패키지의 제조공정에서 원가 절감 효과를 얻을 수 있다.
도 3은 도 1의 변형예를 설명하기 위한 반도체 패키지의 단면도이고, 도 4는 도 의 평면도이다. 여기서 도 4의[0030]
III-III' 절단면은 도 3의 단면을 가리킨다.
도 3 및 도 4를 참조하면, 도 3 및 도 3의 변형예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이[0031]
(PBGA) 패키지(200)는, 도 1 및 도 2에서 설명된 기판(10), 반도체 칩(40), 도전배선(60), 밀봉수지(40), 보강
수지(20) 및 외부연결단자(30)는 동일하지만, 상기 밀봉수지(40) 내부에 방열수단인 방열판(70)이 추가적으로
설치된 경우이다.
상기 방열판(70)은 반도체 칩(40)이 동작하면서 발생한 열을 외부로 효과적으로 방출하기 위해 외부로 노출된[0032]
형태로 설계된 것이 적합하다. 이때, 상기 방열판(70)의 재질 및 모양은 설계자의 필요에 따라 다양한 형태로
변형할 수 있다.
도 5는 도 1의 다른 변형예를 설명하기 위한 반도체 패키지의 단면도이다.[0033]
도 5를 참조하면, 도 5의 변형예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(300)는,[0034]
도 1에서는 도전배선으로 와이어(60)를 사용한 대신, 반도체 칩(40)과 기판(10)을 전기적으로 연결하는 도전배
선으로 범프(62)를 사용한 경우이다. 따라서 다이접착필름은 사용할 필요가 없다. 또한 필요에 따라 상기 반도
체 칩(40)과 상기 기판(10) 사이에 범프(62)가 있는 영역에 언더필(underfill)을 추가로 형성할 수도 있다.
나머지 구성은 상술한 도 1 및 도 2와 동일하기 때문에 중복을 피하여 설명을 생략한다.[0035]
도 6은 본 발명의 적용예를 설명하기 위한 블록도이다.[0036]
도 6을 참조하면, 전자 시스템(1000)은 상술한 도 1 내지 도 5의 실시예들에서 설명된 보강수지를 포함하는 플[0037]
라스틱 볼 그리드 어래이(PBGA) 패키지(100, 200, 300)를 적어도 하나 이상 포함할 수 있다. 도면의 전자 시스
템은 모바일 기기나 컴퓨터 등에 적용될 수 있다. 예를 들어, 상기 전자 시스템은 프로세서(1210), 메모리 시스
템(1220), 램(1230), 및 유저 인터페이스(1240)를 포함할 수 있고, 이들은 버스(Bus, 1250)를 이용하여 서로 데
이터 통신을 할 수 있다. 상기 프로세서(1210)는 프로그램을 실행하고 전자 시스템을 제어하는 역할을 할 수 있
다. 상기 램(1230)은 프로세서(1210)의 동작 메모리로서 사용될 수 있다. 이때 상기 프로세서(1210)와 램
(1230)과, 메모리(1220) 및 유저 인터페이스(1240)용으로 사용되는 반도체 패키지는 앞서 설명된 본 발명의 일
실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100, 200, 300)와 같은 구조를 가
질 수 있다. 상기 전자 시스템(1000)을 구성하는 각각의 반도체 패키지에서 신뢰성을 높였기 때문에 불량 발생
이 낮아 성능이 개선된 전자 시스템(1000)이 제공될 수 있다.
상기 유저인터페이스(1240)는 전자 시스템에 데이터를 입력 또는 출력하는데 이용될 수 있다. 상기 메모리 시[0038]
스템(1220)은 상기 프로세서(1210)의 동작을 위한 코드, 프로세서(1210)에 의해 처리된 데이터 또는 외부에서
입력된 데이터를 저장할 수 있다. 상기 메모리 시스템(1220)은 제어기 및 메모리를 포함할 수 있다. 이러한
전자 시스템은 다양한 전자기기들의 전자 제어 장치에 적용될 수 있다. 그 외에도 도 6의 전자 시스템은 휴대
용 게임기, 휴대용 노트북, MP3 플레이어, 네비게이션(Navigation), 고상 디스크(Solid state disk; SSD), 자
동차 또는 가전제품(Household appliances)에 적용될 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가[0039]
진 자에 의해 많은 변형이 가능함이 명백하다.
부호의 설명
10: 기판(PCB), 12: 솔더 마스크,[0040]
14: 본드 핑거, 16: 밀봉 수지 외곽의 비아,
18: 밀봉 수지 안쪽 비아, 20: 보강수지,
30: 외부연결단자, 40: 반도체 칩,
등록특허 10-1506130
- 6 -
42: 에폭시 혹은 다이접착필름, 50: 밀봉수지,
60: 와이어(wire), 62: 범프(bump),
70: 방열판, 100/200/300: 반도체 패키지,
1000: 전자 시스템.
도면
도면1
도면2
등록특허 10-1506130
- 7 -
도면3
도면4
도면5
등록특허 10-1506130
- 8 -
도면6
등록특허 10-1506130
- 9 -

로케이트 클램프장치(Locating and clamping apparatus)

(19)대한민국특허청(KR)
(12) 등록특허공보(B1)
(51) 。Int. Cl.8
B62D 65/00 (2006.01)
B23P 19/00 (2006.01)
B23P 21/00 (2006.01)
B23K 37/04 (2006.01)
(45) 공고일자
(11) 등록번호
(24) 등록일자
2006년01월20일
10-0543068
2006년01월06일
(21) 출원번호 10-2004-0050307 (65) 공개번호 10-2005-0004041
(22) 출원일자 2004년06월30일 (43) 공개일자 2005년01월12일
(30) 우선권주장 JP-P-2003-00189493 2003년07월01일 일본(JP)
(73) 특허권자 에스엠시 가부시키가이샤
일본국 도오교오도 미나도구 신바시 1쪼메 16-4
(72) 발명자 기타가즈시
일본국 이바라키켄 츠쿠바군 야와라무라 기누노다이 4-2-2 에스엠시가
부시키가이샤 츠쿠바기쥬츠센타 나이
다케다겐이치
일본국 이바라키켄 츠쿠바군 야와라무라 기누노다이 4-2-2 에스엠시가
부시키가이샤 츠쿠바기쥬츠센타 나이
(74) 대리인 특허법인맥
심사관 : 이세경
(54) 로케이트 클램프장치
요약
로케이트 클램프장치에 있어서, 스패터 배출구멍으로부터 클램프 본체 내로의 스패터의 침입을 방지하는 것을 과제로 한
다.
클램프 본체(10)의 측면에는, 스패터 배출구멍(25) 및 지점(支点)핀 지지홀(20)에 연통(連通)된 세로홈이 형성되고, 세로
홈에 상부 커버(42)와 하부 커버(43)를 가지는 스패터 보호 커버(44)가 장착되어 있다. 스패터 보호 커버(44)의 상부 커버
(42)에 의하여 지점핀(20)이 빠져나오는 것이 방지되고, 스패터 보호 커버(44)의 하부 커버(43)에 의하여 스패터 배출구멍
(25)이 개폐된다.
대표도
도 2
색인어
등록특허 10-0543068
- 1 -
로케이트, 클램프, 스패터, 지점핀, 슬라이딩홈, 탄성돌기
명세서
도면의 간단한 설명
도 1은, 본 발명의 로케이트 클램프장치의 실시예의 정면 단면도이다.
도 2는, 본 발명의 로케이트 클램프장치의 실시예의 측면 단면도이다.
도 3은, 본 발명의 로케이트 클램프장치의 실시예의 정면 외관도이고, 하부 커버가 닫힌 상태가 도시되어 있다.
도 4는, 본 발명의 로케이트 클램프장치의 실시예의 측면 외관도이고, 하부 커버가 닫힌 상태가 도시되어 있다.
도 5는, 도 2의 Ⅴ-Ⅴ선 단면도이다.
도 6은, 도 2의 Ⅴ-Ⅴ선 단면도이고, 클램프 본체만이 도시되어 있다.
도 7은, 본 발명의 로케이트 클램프장치의 실시예의 정면 외관도이고, 하부 커버가 전개(全開)된 상태가 도시되어 있다.
도 8은, 본 발명의 로케이트 클램프장치의 실시예의 측면 외관도이고, 하부 커버가 전개된 상태가 도시되어 있다.
도 9(a)는, 본 발명의 로케이트 클램프장치의 침입방지구(entry preventing member)의 평면도이다.
도 9(b)는, 침입방지구의 정면도이다.
도 9(c)는, 침입방지구의 우측면도이다.
도 9(d)는, 침입방지구의 사시도이다.
도 10(a)는, 본 발명의 로케이트 클램프장치의 스패터 보호 커버가 전개된 경우의 사시도이다.
도 10(b)는, 스패터 보호 커버가 개도 80도 열린 경우의 사시도이다.
도 10(c)는, 스패터 보호 커버가 전개한 경우의 측면도이다.
도 10(d)는, 스패터 보호 커버가 개도 80도 열린 경우의 측면도이다.
도 11(a)는, 본 발명의 로케이트 클램프장치의 스패터 보호 커버가 닫힌 상태의 좌측면도이다.
도 11(b)는, 스패터 보호 커버가 닫힌 상태의 평면도이다.
도 11(c)는, 스패터 보호 커버가 닫힌 상태의 정면도이다.
도 11(d)는, 스패터 보호 커버가 닫힌 상태의 하면도이다.
도 11(e)는, 스패터 보호 커버가 닫힌 상태의 사시도이다.
도 11(f)는, 스패터 보호 커버가 닫힌 상태의 우측면도이다.
도 12(a)는, 본 발명의 로케이트 클램프장치의 상부 커버의 좌측면도이다.
도 12(b)는, 상부 커버의 평면도이다.
등록특허 10-0543068
- 2 -
도 12(c)는, 상부 커버의 정면도이다.
도 12(d)는, 상부 커버의 하면도이다.
도 12(e)는, 상부 커버의 사시도이다.
도 12(f)는, 상부 커버의 우측면도이다.
도 13(a)는, 본 발명의 로케이트 클램프장치의 하부 커버의 좌측면도이다.
도 13(b)는, 하부 커버의 평면도이다.
도 13(c)는, 하부 커버의 정면도이다.
도 13(d)는, 하부 커버의 하면도이다.
도 13(e)는, 하부 커버의 사시도이다.
도 13(f)는, 하부 커버의 우측면도이다.
도 14(a)는, 종래의 로케이트 클램프장치의 측면 외관도이다.
도 14(b)는, 도 14(a)의 요부확대도이다.
발명의 상세한 설명
발명의 목적
발명이 속하는 기술 및 그 분야의 종래기술
본 발명은, 자동차의 차체조립공정 등에 있어서, 패널모양의 워크를 로케이트 핀에 의하여 위치결정하고, 위치결정된 워크
를 클램프하는 로케이트 클램프장치에 관한 것이다.
도 14의 (a), (b)에는, 일본국 특허공개 2002-337770호 공보(특허문헌 1)의 기재에 근거하는 종래의 로케이트 클램프장
치가 도시되어 있다. 특허문헌 1의 로케이트 클램프장치는, 클램프 본체(10)에 로케이트 핀(11)이 돌출한 상태로 형성됨과
동시에, 로케이트 핀(11) 하방부의 외측에 착좌면(着座面; seating surface)(12)이 형성되어 있다. 클램프 본체(10)의 세로
구멍(13) 및 로케이트 핀(11)의 중공구멍에 클램프 암이 이동가능하게 설치되고, 클램프 본체(10)의 세로구멍(13) 내에 직
동형 액츄에이터(17)의 출력부재가 왕복이동 가능하게 설치되고, 클램프 암과 출력부재가 연결핀에 의하여 연결되어 있
다. 클램프 암에 형성된 안내홈구멍(18)에 지점핀(19)이 삽입관통되고, 지점핀(19)이 클램프 본체(10)의 지점핀 지지홀에
의하여 지지되어 있다. 도 14(a)에는, 패널모양의 워크(24)의 위치결정구멍(로케이트구멍)에 로케이트 핀을 삽입하고, 워
크(24)를 클램프 암의 선단부(23)와 착좌면(12)에 의하여 클램프한 상태가 도시되어 있다.
워크(24)를 클램프한 상태에서 용접작업을 행하면, 용접 중에 흩날리는 스패터(슬래그나 금속입자)가, 로케이트 핀(11)의
중공구멍과 외부를 연통시키는 개구부(22)로부터 클램프 본체(10)의 세로구멍(13)에 들어간다. 특허문헌 1의 로케이트 클
램프장치에서는, 클램프 본체(10) 내에 들어간 스패터를 제거하기 위하여, 정기적으로 로케이트 클램프장치를 분해청소하
게 된다. 그러나, 클램프 본체(10)의 세로구멍(13)과 외부를 연통시키는 스패터 배출구멍(25)을 형성하여, 분해하지 않고
서, 스패터 배출구멍으로부터 스패터를 배출하는 것이 행하여지고 있으므로, 도 14(a)에는 스패터 배출구멍(25)을 기재하
였다. 또한, 특허문헌 1에는 명시되어 있지 않지만 도 14(b)에 나타낸 바와 같이, 지점핀(19)이 빠져나오는 것을 방지하기
위하여, 지점핀(19)의 양단부를 지점핀 지지홀로부터 외부로 돌출시켜서, 지점핀(19)의 양단부에 삽입관통홀을 관통시키
고, 삽입관통홀에 스플릿 핀(27)을 삽입관통시키고, 스플릿 핀(27)의 선단을 구부리는 것이 행하여지고 있다.
도 14(a), (b)에 나타낸 종래기술에 있어서, 로케이트 클램프장치의 사용조건에 따라서는, 스패터 배출구멍(25)을 통하여
클램프 본체(10)의 세로구멍(13) 내에 스패터가 침입하여 축적되므로, 용접 등의 작업을 중단하여 스패터의 배출작업을
등록특허 10-0543068
- 3 -
행하는 빈도가 높아지고, 작업효율이 저하된다. 또한, 지점핀을 빼서 로케이트 클램프장치를 분해할 때에는, 공구를 준비
하여 스플릿 핀(27)의 절곡부(bent end portion)를 똑바로 하고, 스플릿 핀(27)을 뽑아내는 것이 필요하게 되어서, 작업효
율이 낮다.
발명이 이루고자 하는 기술적 과제
본 발명은, 로케이트 클램프장치에 있어서, 스패터 배출구멍으로부터 클램프 본체 내로의 스패터의 침입을 방지하는 것을
과제 1로 하고, 로케이트 클램프장치의 분해시에 지점핀을 간단히 뺄 수 있도록 하는 것을 과제 2로 한다.
발명의 구성 및 작용
본 발명은, 클램프 본체에 로케이트 핀이 돌출한 상태로 형성됨과 동시에, 로케이트 핀의 외측에 착좌면(着座面; seating
surface)이 형성되고, 클램프 본체의 세로구멍 및 로케이트 핀의 중공(中空)홀에 클램프 암(clamp arm)이 이동가능하게
설치되며, 클램프 본체의 세로구멍 내에 직동형 액츄에이터의 출력부재가 왕복이동 가능하게 설치되고, 클램프 암과 출력
부재가 연결핀에 의하여 연결되며, 클램프 암에 형성된 안내홈구멍에 지점(支点)핀이 삽입관통되고, 지점핀이 클램프 본체
의 지점핀 지지홀에 의하여 지지되며, 클램프 본체의 세로구멍과 외부를 연통(連通)시키는 스패터 배출구멍이 형성되고,
워크를 클램프 암의 선단부와 착좌면의 사이에서 클램프할 수 있는 로케이트 클램프장치에 있어서,
스패터 배출구멍의 배출단에 스패터 보호 커버가 착탈가능하게 되어서, 스패터 보호 커버가 장착되었을 때에는 스패터 배
출구멍이 폐쇄되고, 스패터 보호 커버가 제거되었을 때에는 스패터 배출구멍이 개방되는 것을 제1구성으로 한다.
본 발명은, 클램프 본체에 로케이트 핀이 돌출한 상태로 형성됨과 동시에, 로케이트 핀의 외측에 착좌면이 형성되고, 클램
프 본체의 세로구멍 및 로케이트 핀의 중공홀에 클램프 암이 이동가능하게 설치되며, 클램프 본체의 세로구멍 내에 직동형
액츄에이터의 출력부재가 왕복이동 가능하게 설치되고, 클램프 암과 출력부재가 연결핀에 의하여 연결되며, 클램프 암에
형성된 안내홈구멍에 지점핀이 삽입관통되고, 지점핀이 클램프 본체의 지점핀 지지홀에 의하여 지지되며, 클램프 본체의
세로구멍과 외부를 연통시키는 스패터 배출구멍이 형성되고, 워크를 클램프 암의 선단부와 착좌면의 사이에서 클램프할
수 있는 로케이트 클램프장치에 있어서,
지점핀 지지홀의 외측단에 세로홈이 형성되고, 세로홈의 양 측벽에는 슬라이드홈이 형성되며, 양 슬라이드홈에 커버가 장
착되고, 커버에 의하여 지점핀이 빠져나오는 것이 방지되는 것을 제2구성으로 한다.
본 발명은, 클램프 본체에 로케이트 핀이 돌출한 상태로 형성됨과 동시에, 로케이트 핀의 외측에 착좌면이 형성되고, 클램
프 본체의 세로구멍 및 로케이트 핀의 중공홀에 클램프 암이 이동가능하게 설치되며, 클램프 본체의 세로구멍 내에 직동형
액츄에이터의 출력부재가 왕복이동 가능하게 설치되고, 클램프 암과 출력부재가 연결핀에 의하여 연결되며, 클램프 암에
형성된 안내홈구멍에 지점핀이 삽입관통되고, 지점핀이 클램프 본체의 지점핀 지지홀에 의하여 지지되며, 클램프 본체의
세로구멍과 외부를 연통시키는 스패터 배출구멍이 형성되고, 워크를 클램프 암의 선단부와 착좌면의 사이에서 클램프할
수 있는 로케이트 클램프장치에 있어서,
클램프 본체의 측면에는, 스패터 배출구멍 및 지점핀 지지홀에 연통된 세로홈이 형성되고, 세로홈의 양 측벽에는 슬라이드
홈이 형성되며, 양 슬라이드홈에 상부 커버와 하부 커버를 가지는 스패터 보호 커버가 장착되어서, 스패터 보호 커버의 상
부 커버에 의하여 지점핀이 빠져나오는 것이 방지되고, 스패터 보호 커버의 하부 커버에 의하여 스패터 배출구멍이 개폐되
는 것을 제3구성으로 한다.
본 발명은, 제3구성에 있어서, 스패터 보호 커버의 상부 커버와 하부 커버가 상호 회전 가능하게 접속되고, 상부 커버의 양
측에 세로로 긴 탄성돌기가 형성됨과 동시에 하부 커버의 양측에 계지(係止; latch)돌기가 형성되며, 상부 커버의 탄성돌기
가 상기 양 슬라이드홈에 슬라이딩 가능하게 맞물리고, 하부 커버의 계지돌기가 슬라이드홈에 맞물림 가능하게 된 것을 제
4구성으로 한다.
본 발명의 제2구성 및 제3구성에 있어서, 세로홈의 양측벽이라는 것은, 지점핀 지지홀이 형성된 벽의 양측에, 직각을 이루
어 연장되어 설치된 2개의 벽(슬라이드홈이 아직 형성되어 있지 않은 벽)을 말하는 것으로 한다.
<실시예>
등록특허 10-0543068
- 4 -
도 1 내지 도 13(f)는, 본 발명의 로케이트 클램프장치의 실시예를 나타낸다. 도 1 내지 도 13(f)의 설명에 있어서, 도
14(a), (b)의 종래기술과 동일 부재에는 도 14(a), (b)와 동일 부호를 부가한다. 도 1 내지 도 8에 도시되어 있는 바와 같이,
클램프 본체(10)는 중공지주상(中空支柱狀)의 보디(29) 및 워크유지부재(workpiece retaining member; 30)로 구성되고,
클램프 본체(10)에 로케이트 핀(11)이 돌출한 상태로 형성되어 있다. 보디(29)의 상단중앙부의 빈곳과 워크유지부재(30)
의 하단중앙부의 빈곳의 사이에 로케이트 핀(11)의 기단부(基端部)가 끼워져 지지되고, 보디(29)와 워크유지부재(30)는
미도시한 볼트 등에 의하여 고정되어 있다. 로케이트 핀(11)에는 하단이 개방된 중공구멍(14)이 형성되고, 중공구멍(14)의
측부에는 개구부(22)가 있으며, 개구부(22)에 의하여 중공구멍(14)과 외부가 연통되어 있다. 도 2에 있어서, 개구부(22)는
로케이트 핀(11)의 좌측에 형성되고, 개구부(22)의 위치는, 로케이트 핀(11)의 기단부의 삽입관통홀에 삽입관통된 미도시
한 위치결정핀에 의하여 확실하게 되어 있다.
워크유지부재(30)의 상단에는 환상(環狀)의 착좌면(12)이 형성되고, 착좌면(12)은 로케이트 핀(11)의 외측에 배치되는 것
이 된다. 클램프 본체(10)의 보디(29)의 중앙부에는 상하로 관통된 세로구멍(13)이 형성되고, 세로구멍(13)은 로케이트 핀
(11)의 중공구멍(14)에 연통되어 있다. 클램프 본체(10)의 하측에 직동형 액츄에이터(에어 실린더)(17)가 연결되고, 직동
형 액츄에이터(17)의 출력부재(피스톤 로드)(33)가 클램프 본체(10)의 세로구멍(13) 내에 뻗어 있다. 클램프 본체(10)의
세로구멍(13) 및 로케이트 핀(11)의 중공구멍(14) 내에 클램프 암(16)이 이동가능하게 설치되고, 클램프 암(16)의 하단은
출력부재(33) 상단부의 두 갈래의 연결부(34)에 연결핀(35)에 의하여 상호 요동가능하게 연결되어 있다. 클램프 암(16)의
폭광부(幅廣部; broad portion)에 안내홈구멍(18)이 형성되고, 안내홈구멍(18)에 지점핀(19)이 삽입관통되며, 지점핀(19)
은 클램프 본체(10)의 지점핀 지지홀(20)에 의하여 지지되어 있다.
출력부재(33)의 상하이동에 따라서 클램프 암(16)도 상하이동하고, 안내홈구멍(18)과 지점핀(19)의 맞물림에 의하여, 클
램프 암(16)의 갈고리모양(hook-shaped)의 선단부(23)는, 상하이동할 뿐만 아니라, 연결핀(35)을 중심으로 하여 좌우방
향으로 요동한다. 출력부재(33)가 상방으로 이동될 때, 클램프 암(16)의 선단부(23)는 중공구멍(14) 내의 상방의 중앙부에
위치하고, 출력부재(33)가 하방으로 이동될 때, 클램프 암(16)의 선단부(23)는 도 2에서 좌측으로 요동되어, 개구부(22)의
좌측으로 돌출한다. 도 2에는, 패널모양의 워크(24)의 위치결정구멍(로케이트 구멍)(36)에 로케이트 핀(11)을 삽입하고,
워크(24)를 클램프 암(16)의 선단부(23)와 착좌면(12)에 의하여 클램프한 상태가 도시되어 있다.
도 9(a) 내지 (d)에 도시된 스패터 침입방지구(52)가 클램프 암(16)의 표면에 장착되어, 클램프 암(16)의 안내홈구멍(18)
내에 스패터 등의 이물(異物)이 침입하는 것을 방지하고 있다. 도 1, 도 2 및 도 9(a) 내지 (d)에 따라서 설명하면, 스패터
침입방지구(52)는, 제1방지판(53)과 제2방지판(54)이 접속판(55)에 의하여 소정 간격을 유지하도록 연결되고, 제1방지판
(53) 및 제2방지판(54)에는 삽입관통홀(56)이 형성되어 있다. 삽입관통홀(56)에 지점핀(19)이 삽입관통되고, 제1방지판
(53) 및 제2방지판(54)이 클램프 암(16)의 대부분(상방부 이외)을 끼워서 지지하고, 제1방지판(53) 및 제2방지판(54)의
절결홈(notched groove)(57A)ㆍ(57B) 내에 연결핀(35)이 위치하고 있다. 그리고, 도 5에서는 스패터 침입방지구(52)의
도시가 생략되어 있다.
도 5에 나타내고 있는 바와 같이, 클램프 본체(10)의 수평단면은 대략 사각형이고, 클램프 본체(10) 외측의 4면이 설치면
(38)으로 되어 있다. 중앙의 단면이 원형인 세로구멍(13)으로부터 설치면(38)의 중앙을 향하여, 4개의 지점핀 지지홀(20)
이 형성되어 있다. 설치면(38)은 보디 용접 라인의 가대(架臺) 등의 소정 장치에 로케이트 클램프장치를 설치하기 위한 것
이고, 설치면(38)에는 도 3, 도 4 등에 나타낸 바와 같이, 복수의 설치나사홀(46) 및 위치결정구멍(47)이 형성되고, 위치결
정구멍(47)에 녹 핀을 삽입하여 위치결정을 행하고, 설치나사홀(46)에 볼트를 나사결합하여 소정 장치에 클램프 본체(10)
를 설치한다.
도 1, 도 2 및 도 6 등에 도시되어 있는 바와 같이, 클램프 본체(10)의 하방부에는, 세로구멍(13)과 4개의 설치면(38)의 중
앙을 연통시키는 스패터 배출구멍(25)이 형성되고, 세로구멍(13)이 스패터 배출구멍(25)을 통하여 외부에 연통가능하게
되어 있다. 클램프 본체(10)의 각 설치면(38)에서, 지점핀 지지홀(20)의 외측단, 및 스패터 배출구멍의 배출단에는, 클램프
본체(10)의 상단으로부터 하단으로 뻗고, 단면(斷面)이 장방형이고 외방이 개방된 세로홈(39)이 형성되고, 스패터 배출구
멍(25) 및 지점핀 지지홀(20)과 세로홈(39)이 연통되어 있다. 세로홈(39)의 양측의 측벽(40)(세로홈(39)의 3개의 벽 중,
스패터 배출구멍(25) 및 지점핀 지지홀(20)이 개구되어 있지 않은 벽)에는 슬라이드홈(41)이 각각 형성되고, 양 슬라이드
홈(41)에 상부 커버(42)와 하부 커버(43)를 가지는 스패터 보호 커버(44)(도 10(a) 내지 (d) 참조)가 장착되어 있다.
스패터 보호 커버(44)의 상부 커버(42)와 하부 커버(43)가 상호 회전 가능하게 접속되고, 상부 커버(42)의 양측에 세로로
긴 탄성돌기(49)가 형성됨과 동시에 하부 커버(43)의 양측에 계지(係止; latch)돌기(50)가 형성되어 있다. 상부 커버(42)의
탄성돌기(49)가 양 슬라이드홈(41)에 맞물리고, 하부 커버(43)의 계지돌기(50)가 슬라이드홈(41)에 맞물림 가능하게 되어
등록특허 10-0543068
- 5 -
있다. 스패터 보호 커버(44)의 상부 커버(42)에 의하여 지점핀(19)이 빠져나오는 것이 방지되고, 스패터 보호 커버(44)의
하부 커버(43)에 의하여 스패터 배출구멍(25)이 개폐된다. 그리고, 상부 커버(42)만을 지점핀(19)의 유지를 위하여 사용할
수 있다.
도 10(a) 내지 도 13(f)에 도시되어 있는 바와 같이, 상부 커버(42) 양측부의 상방근처의 부분에, 양측단으로부터 소정 거
리만큼 내측의 부분에 소정 길이의 종방향의 컷(cut)이 형성되고, 종방향 컷의 상단과 양측단과의 사이에도 횡방향의 컷이
형성되어 있다. 그리고, 종방향의 컷과 양측단과의 사이의 부분을 내측(도 10(c)에서는 우측)으로 탄성변형시켜서, 세로로
긴 탄성돌기(49)가 형성되어 있다. 상부 커버(42)의 양측의 하단으로부터 소정 길이의 부분이, 내측으로 절곡되어서, 상부
커버(42)의 평면부(64)에 대하여 직각을 이루는 절곡부(59)가 형성되고, 양 절곡부(59) 사이의 평면부(64)는, 절곡부(59)
가 존재하지 않는 부분의 평면부(63)에 대하여 외측으로 약간 경사져 있다(도 10(c) 참조). 이 경사에 의하여 상부 커버
(42)의 평면부(64)와, 하부 커버(43)의 평면부(65)의 사이의 틈이 없어져, 스패터의 침입을 막는다. 양 절곡부(59)의 사이
의 평면부(64)의 폭은, 절곡부(59)가 존재하지 않는 평면부(63)의 폭의 양측으로부터 대략 판두께의 길이를 뺀 것이다. 양
측의 절곡부(59)의 외측면에 힌지용 홀(60)이 형성되어 있다.
하부 커버(43)의 양측부분은 전체길이에 걸쳐서 내측으로 절곡되어서, 하부 커버(43)의 평면부(65)에 대하여 직각을 이루
는 세장(細長)절곡부(66)가 형성되고, 세장절곡부(66)의 상단부는 하부 커버(43)의 평면부(65)보다도 상방으로 돌출하고
있다. 양 세장절곡부(66)의 돌출부분의 상단부 내측에 힌지용 돌기(61)가 형성되고, 하부 커버(43)의 평면부(65)의 폭은,
상부 커버(42)의 절곡부(59)가 존재하지 않는 평면부(63)의 폭과 동일하다. 그리고, 하부 커버(43)의 양 세장절곡부(66)의
돌출부분은, 선단으로 감에 따라서 내측에 약간의 각도만큼 구부러져 있다. 이 약간의 각도의 변형으로 인하여 탄발력이
부여되고, 상부 커버(42)의 양 절곡부(59)와 하부 커버(43)의 양 세장절곡부(66)의 사이에 유지력을 발생시킨다. 이 유지
력에 의하여, 하부 커버(43)를 개방위치에 유지하여 두는 것이 가능해지고, 스패터를 긁어내는 작업의 효율이 향상된다.
양 세장절곡부(66)의 하방부의 외측면에 계지돌기(50)가 형성되고, 양 계지돌기(50)에 외측으로의 탄성을 갖도록 하기 위
하여, 양 계지돌기(50)의 상하의 부분에 절결(notch)(67)이 형성되어 있다. 또한, 하부 커버(43)의 평면부(65)의 하단부의
표면에 개방동작용 패임(recess)(이면(裏面)에 돌출부)(62)이 형성되어 있다.
상부 커버(42)의 양 절곡부(59)의 외측에 하부 커버(43)의 양 세장절곡부(66)의 돌출부분을 겹쳐서, 양 절곡부(59)의 힌지
용 홀(60)에 양 세장절곡부(66)의 힌지용 돌기(61)가 회전가능하게 끼워맞춰져서, 도 10(a) 내지 (d)에 도시한 바와 같이
상부 커버(42)에 대하여 하부 커버(43)를 요동시킬 수 있다. 로케이트 클램프장치의 조립시에, 스패터 보호 커버(44)의 상
부 커버(42)의 좌우의 탄성돌기(49)는, 클램프 본체(10)의 세로홈(39)의 좌우 슬라이드홈(41)에 슬라이딩 가능상태로 끼
워맞춰진다. 스패터 보호 커버(44)는 탄성돌기(49)가 슬라이드홈(41)에 끼워맞춰져 있으므로 종방향으로 슬라이딩할 수
있지만, 도 1 내지 도 4에 도시한 바와 같이, 상부 커버(42)의 상단이 워크유지부재(30)의 하면에 맞닿은 위치로 이동되어,
그 위치에 유지되어 있어서, 약간의 외력에 의해서는 이동하지 않는다. 그리고, 하부 커버(43)의 폐쇄시에는, 좌우의 계지
돌기(50)가 좌우의 슬라이드홈(41)에 계지되어, 하부 커버(43)는 폐쇄위치로 유지된다. 그리고, 스패터 보호 커버(44)의
상부 커버(42) 및 하부 커버(43)에 의하여, 세로홈(39)이 봉쇄되고, 스패터 배출구멍(25) 및 지점핀 지지홀(20)을 지나서,
스패터가 클램프 본체(10)의 세로구멍(13)에 침입하는 것을 방지한다.
하부 커버(43)를 열고 싶을 때는, 마이너스 드라이버 등의 선단을 하부 커버(43)의 패임(62)의 상단부에 걸어서, 하부 커버
(43)에 개방방향으로의 힘을 작용시킨다. 이 힘에 의하여, 계지돌기(50)와 슬라이드홈(41)의 사이의 계지가 해제되어, 하
부 커버(43)를 힌지용 돌기(61)를 중심으로 하여 요동시켜서, 하부 커버(43)를 열 수 있다. 도 10(a) 내지 (d)에는, 하부 커
버(43)의 개도 80도와 개도 135도(전개(全開))의 경우가 도시되어 있고, 도 7, 도 8에는 모든 하부 커버(43)를 전개시킨 상
태가 도시되어 있다. 도 7, 도 8의 상태일 때, 스패터 배출구멍(25) 내에 긁어내기 용구(raking implement)를 삽입하여, 세
로구멍(13) 내에 축적된 스패터를 배출시킨다.
발명의 효과
본 발명의 구성 1, 3, 4의 것은, 클램프 본체의 스패터 배출구멍의 배출단에 스패터 보호 커버가 착탈 가능하게 되어, 스패
터 보호 커버가 장착되었을 때는 스패터 배출구멍이 폐쇄되므로, 스패터 배출구멍으로부터 클램프 본체 내로의 스패터의
침입을 방지할 수 있다.
본 발명의 구성 2, 3, 4의 것은, 클램프 본체의 지점핀 지지홀의 외측단에 세로홈이 형성되고, 세로홈의 양측벽에는 슬라이
드홈이 형성되며, 양 슬라이드홈에 커버가 장착되고, 커버에 의하여 지점핀이 빠져나오는 것이 방지되도록 되어 있으므로,
종래기술의 스플릿 핀을 제거하는 작업이 불필요하여, 로케이트 클램프장치의 분해시에 지점핀을 간단하게 뺄 수 있다.
(57) 청구의 범위
등록특허 10-0543068
- 6 -
청구항 1.
클램프 본체에 로케이트 핀이 돌출한 상태로 형성됨과 동시에, 로케이트 핀의 외측에 착좌면(着座面; seating surface)이
형성되고, 클램프 본체의 세로구멍 및 로케이트 핀의 중공(中空)홀에 클램프 암(clamp arm)이 이동가능하게 설치되어, 클
램프 본체의 세로구멍 내에 직동형 액츄에이터의 출력부재가 왕복이동 가능하게 설치되고, 클램프 암과 출력부재가 연결
핀에 의하여 연결되고, 클램프 암에 형성된 안내홈구멍에 지점(支点)핀이 삽입관통되고, 지점핀이 클램프 본체의 지점핀
지지홀에 의하여 지지되고, 클램프 본체의 세로구멍과 외부를 연통(連通)시키는 스패터 배출구멍이 형성되고, 워크를 클램
프 암의 선단부와 착좌면의 사이에서 클램프할 수 있는 로케이트 클램프장치에 있어서,
스패터 배출구멍의 배출단에 스패터 보호 커버가 착탈가능하게 되어서, 스패터 보호 커버가 장착되었을 때에는 스패터 배
출구멍이 폐쇄되고, 스패터 보호 커버가 제거되었을 때에는 스패터 배출구멍이 개방되는 것을 특징으로 하는 로케이트 클
램프장치.
청구항 2.
클램프 본체에 로케이트 핀이 돌출한 상태로 형성됨과 동시에, 로케이트 핀의 외측에 착좌면이 형성되고, 클램프 본체의
세로구멍 및 로케이트 핀의 중공홀에 클램프 암이 이동가능하게 설치되어, 클램프 본체의 세로구멍 내에 직동형 액츄에이
터의 출력부재가 왕복이동 가능하게 설치되고, 클램프 암과 출력부재가 연결핀에 의하여 연결되고, 클램프 암에 형성된 안
내홈구멍에 지점핀이 삽입관통되고, 지점핀이 클램프 본체의 지점핀 지지홀에 의하여 지지되고, 클램프 본체의 세로구멍
과 외부를 연통시키는 스패터 배출구멍이 형성되고, 워크를 클램프 암의 선단부와 착좌면의 사이에서 클램프할 수 있는 로
케이트 클램프장치에 있어서,
지점핀 지지홀의 외측단에 세로홈이 형성되고, 세로홈의 양 측벽에는 슬라이드홈이 형성되며, 양 슬라이드홈에 커버가 장
착되고, 커버에 의하여 지점핀이 빠져나오는 것이 방지되는 것을 특징으로 하는 로케이트 클램프장치.
청구항 3.
클램프 본체에 로케이트 핀이 돌출한 상태로 형성됨과 동시에, 로케이트 핀의 외측에 착좌면이 형성되고, 클램프 본체의
세로구멍 및 로케이트 핀의 중공홀에 클램프 암이 이동가능하게 설치되어, 클램프 본체의 세로구멍 내에 직동형 액츄에이
터의 출력부재가 왕복이동 가능하게 설치되고, 클램프 암과 출력부재가 연결핀에 의하여 연결되고, 클램프 암에 형성된 안
내홈구멍에 지점핀이 삽입관통되고, 지점핀이 클램프 본체의 지점핀 지지홀에 의하여 지지되고, 클램프 본체의 세로구멍
과 외부를 연통시키는 스패터 배출구멍이 형성되고, 워크를 클램프 암의 선단부와 착좌면의 사이에서 클램프할 수 있는 로
케이트 클램프장치에 있어서,
클램프 본체의 측면에는, 스패터 배출구멍 및 지점핀 지지홀에 연통된 세로홈이 형성되고, 세로홈의 양 측벽에는 슬라이드
홈이 형성되며, 양 슬라이드홈에 상부 커버와 하부 커버를 가지는 스패터 보호 커버가 장착되어서, 스패터 보호 커버의 상
부 커버에 의하여 지점핀이 빠져나오는 것이 방지되고, 스패터 보호 커버의 하부 커버에 의하여 스패터 배출구멍이 개폐되
는 것을 특징으로 하는 로케이트 클램프장치.
청구항 4.
제3항에 있어서,
스패터 보호 커버의 상부 커버와 하부 커버가 상호 회전 가능하게 접속되고, 상부 커버의 양측에 세로로 긴 탄성돌기가 형
성됨과 동시에 하부 커버의 양측에 계지(係止; latch)돌기가 형성되며, 상부 커버의 탄성돌기가 상기 양 슬라이드홈에 슬라
이딩 가능하게 맞물리고, 하부 커버의 계지돌기가 슬라이드홈에 맞물림 가능하게 된 것을 특징으로 하는 로케이트 클램프
장치.
도면
등록특허 10-0543068
- 7 -
도면1
등록특허 10-0543068
- 8 -
도면2
등록특허 10-0543068
- 9 -
도면3
도면4
등록특허 10-0543068
- 10 -
도면5
도면6
등록특허 10-0543068
- 11 -
도면7
도면8
등록특허 10-0543068
- 12 -
도면9
등록특허 10-0543068
- 13 -
도면10
등록특허 10-0543068
- 14 -
도면11
등록특허 10-0543068
- 15 -
도면12
등록특허 10-0543068
- 16 -
도면13
등록특허 10-0543068
- 17 -
도면14
등록특허 10-0543068
- 18 -